ATOMERA 어반라이프인서울7

방금 2분기 컨퍼런스 콜이 끝났습니다. STM이 200mm웨이퍼에서 300mm웨이퍼로 BCD110제품 생산을 변경하면서 ph5로의 진입이 내년으로 미뤄진다는 것이 부정적인 이슈였습니다. STM은 이탈리아 Agrate fab에서 생산하는 전력반도체에 MST를 적용하고자 하는데, 300mm웨이퍼 공장을 신설한만큼 그 공장에서 MST를 적용하기로 한 것으로 보입니다. 당장은 미뤄졌다는게 부정적인 이슈긴하지만, 양산에 적용하는데 문제가 있는건 아니었다는 점과 300mm팹이 향후 메인 팹으로 더 많은 물량을 기대할 수 있다는 점은 긍정적인 부분입니다.

그 외에도 기존 고객사들과의 협업은 진전들이 있었습니다. 특히 transformative한 고객사 2곳은 대규모 데모를 다양한 어플리케이션으로 돌리고 있어서 기대되는 요인입니다. 올해말 웨이퍼 테스트가 끝나나 계약이 바로 나올지, 새로운 웨이퍼 테스트를 추가로 돌릴지는 지켜봐야할거 같습니다.

JDA1고객사도 새로운 장비사와의 파트너십 이후에 진전된 모습을 보이고 있고, RF LNA분야에서 새로운 혁신을 이끌고 있음을 강조했습니다.

주가 측면에서는 단기적으로는 딜레이되었다는 것을 반영하며 부정적인 영향이 있을 것으로 보입니다. 그러나 현재 주가는 바닥 수준의 주가로 어느정도 부정적인 영향을 반영한 상태로 보입니다. 워낙 큰 고객사들과 협업하는 프로젝트들이 많은 만큼 쉽고 빠르게 실질적인 결과물이 얻어지지 않는 것은 아쉬우나, 대어를 낚는 과정이 순탄치만은 않을 것입니다.

기존에는 올해 내 STM ph5 진입과 새로운 계약 2개 정도를 예상했으나, STM ph5 진입은 내년으로 미뤄지고, 새로운 계약은 올해말에 끝나는 웨이퍼 테스트 결과들이 많아서 올해말에 기대해볼 만할 것 같습니다.

추후 컨퍼런스 콜에 대한 자세한 내용을 전달드리겠습니다.

2분기 컨퍼런스 콜에 대한 제 의견입니다.

먼저 주가에 대해 말씀드리겠습니다. 미국은 컨퍼런스 콜이 열리는 날 주가 등락이 심한 편입니다. IR 미팅을 따로 하지 않고, 공개 컨퍼런스 콜을 하기 때문입니다. 우리나라는 그에 반해 공개 컨퍼런스를 하지 않는 회사가 대다수이고, IR미팅을 수시로 하기 때문에 어떤 이벤트가 나올 때 sell on news가 많은 편입니다. 1년간 Atomera의 컨퍼런스 콜에 따른 주가 반응은 다음과 같습니다. 작년 3분기 컨콜 당시 transformative한 고객사와 계약 논의를 하고 있다고 언급하면서 주가가 3.3달러에서 4.3달러로 오른 후 3달간 상승하여 16.5달러까지 올랐었습니다. 그리고 4분기 컨콜 당시 transformative한 고객사와 계약 논의가 중단되었다는 언급으로 8.6달러에서 5.3달러로 하락하고 3개월간 하락하여 3.5달러까지 빠졌습니다. 1분기 컨콜 당시 대형 장비사와 협업 계약을 맺었다고 하며 주가는 4.2달러에서 1달간 7.6달러까지 오르다가 다시 4.6달러로 빠지는 모습을 보였습니다. 이후 2분기 컨콜에서 STM에서 MST 적용을 200mm에서 300mm 웨이퍼로 바꾸면서 Phase5로 진입이 늦춰졌다는 언급으로 인해 4.6달러에서 3.3달러까지 빠졌었습니다.

Atomera는 나스닥 상장 이후 매년 고객사들과의 진행사항이 진척이 되고 있고, 현재는 고객사와 협업을 가장 활발하게 하고 있는 상황입니다. Atomera의 이번 컨퍼런스 콜에서는 Scott이 다음과 같이 언급합니다. "Atomera와 고객사의 웨이퍼 활동은 현재 저희가 통상적으로 경험하는 수준보다 훨씬 높은 수준으로 진행되고 있습니다. 저희 시설과 고객사 팹 모두에서 고객 웨이퍼 실행 건수가 사상 최고치를 기록했습니다. 많은 라이선스 계약자들이 저희와 함께 데모 런을 진행 중이며, 이것이 생산 결정으로 이어지기를 바랍니다. 저희 팀은 지금 매우 바쁘며 이는 저희 미래 사업에 매우 긍정적인 신호입니다. Atomera

에서 현재 진행 중인 활발한 협력 관계가 얼마나 많은지, 그리고 그 중 몇몇이 상업적 계약으로 전환되기 직전에 있다고 느끼고 있음을 다시 한번 강조하고 싶습니다."

과거 3개 밖에 없던 파이프라인은 현재 26개까지 늘어났고, 각각의 파이프라인의 진행상황은 고무적이며, 과거 Power/RF 중심의 연구에서 현재는 메인 시장인 GAA/DRAM으로의 진행이 더욱 가팔라진 상황입니다. 이 분야에서의 높은 수요는 엔지니어 인력 부족 상황까지 일으키고 있습니다. Frank는 "첨단 노드와 DRAM 분야에서 팀의 깊이가 약간 부족하다고 생각합니다. 그래서 저희는 해야 할 일에 압도당하고 있어서 그곳에 인력을 추가해야 합니다. 이것은 정말로 수요를 따라잡는 것입니다."라고 언급합니다.

그러나 주가는 역사적 하단 수준으로 다시 내려갔습니다. 역사적 하단은 2.6달러 수준이고, 전체 평균 주가는 8.4달러입니다. 연평균 주가는 다음과 같습니다. 2017년 5.0달러, 2018년 5.2달러, 2019년 3.7달러, 2020년 8.0달러, 2021년 23.7달러, 2022년 11.5달러, 2023년 7.1달러, 2024년 5.1달러, 2025년 6.3달러. 만약에 회사의 파이프라인 가치를 NPV 방식으로 계산한다면 이러한 주가 움직임은 나올 수 없을 겁니다. GAA와 DRAM 시장으로 진입했을 때 주가는 크게 리레이팅 되었을 것이고, 현재 주가는 All Time High 부근에서 약간의 조정을 받은 수준이 되었어야합니다. 그러나 주가가 왜 다시 신저점을 내려갔을까요? 저는 크게는 2가지가 그 원인이라고 생각합니다. 첫번째는 컨퍼런스 콜에서 NDA로 인해 협력하는 고객사의 이름을 구체적으로 밝히지 않고, 어느 수준까지 협업하고 있는지 구체적으로 얘기하지 않기에 나오는 정보 부족. 두번째는 투자자들의 회사에 대한 이해 부족과 가치를 계산하고 판단하는 능력 부족. 훌륭한 투자자가 되려면 부족한 정보를 바탕으로 다양한 산업계 정보를 취합하여 실제 고객이 누구인지, 고객과 협업 단계는 어느정도인지, 고객의 동사 기술에 대한 피드백은 어떠한지, 평가 결과는 어떠한지를 알아내어야하고, 이를 바탕으로 가치를 계산하고 판단하며 시장 가치와의 괴리를 이용해야 한다고 생각합니다. 저는 이를 위해서 지난 2년간 많은 산업계 사람들의 인터뷰를 통해 어떤 고객사들과 얼마나 진행하고 있는지, 피드백은 어떤지에 대한 정보를 취합하였고, 각 파이프라인 별 가치를 확률적으로 계산하고 판단해오고 있습니다. 이러한 활동의 결과 이 기술은 반도체 업계에 10년에 한번 정도 나올 수 있는 기술이고, 적용된다면 반도체 로드맵의 판도를 바꿀만한 기술이라고 생각하고 있습니다. 그렇기에 저는 10년에 한번 오는 기회라 생각하고 매우 집중하여 투자하고 있습니다.

시장은 이러한 파이프라인의 개발 진행 과정을 인정해주지 않고, 계약만 인정해주기 때문에 결국에는 계약이 나와야 주가가 상승할 것입니다. 아무리 뛰어난 검이라도 베지 않으면 의미가 없듯이, 아무리 뛰어난 기술이라도 양산에 적용되지 않으면 의미가 없습니다. 반도체 공정에서 새로운 기술이 양산 적용에 진입하는 것은 매우 드문 일이고, 그만큼 한번 들어가면 그 파괴력은 크기 때문에 STM이 양산 적용에 결정한 순간부터 투자를 시작했습니다. 이는 대형 반도체 회사에서 양산성을 어느정도 검증했다는 의미이기 때문입니다. 현재 20개 고객사와 26개 파이프라인에서 과거보다 훨씬 높은 수준에서 대규모로 데모 웨이퍼 테스트를 하고 있는 상황은 계약 직전에 일어나는 활동들이라고 볼 수 있습니다. AI의 발전으로 인해 Logic, DRAM, power 반도체 모두에서 기존의 공정으로는 극복할 수 없는 한계까지 다다랐고, 새로운 기술의 도입이 필요한 상황입니다. 그리고 그런 높은 수요로 인해 고객사들과 진지하게 양산에 도입하기 위한 많은 평가 단계를 거치고 있습니다. 그러나 아직 계약이 나오지 않았다는 이유로, 미국 투자자들 사이에서는 양치기 소년이나 광대같은 취급을 받고 있는 현실입니다. 이것은 정보 비대칭성과 판단 능력의 차이에서 나오는 기회라고 생각하고, 동이 트기전 가장 어두운 시간을 지나고 있다고 생각합니다.

다음은 컨퍼런스 콜 내용입니다.

먼저, STM과의 진행상황에 대해서 명확하게 알아보겠습니다. 과거에는 이탈리아 Agrate fab의 smart power 전력반도체를 생산하는데 도입된다는 언급이 있었습니다. 이번에는 200mm 웨이퍼에서 먼저 적용하고, 300mm 웨이퍼에 추후 적용할 계획이었었는데, STM에서 제조 기반을 300mm 생산으로 재편하는 새로운 이니셔티브를 발표하였고, 200mm 웨이퍼를 거치지 않고 즉시 300mm 웨이퍼에 적용하는 것으로 변경되었다라고 언급합니다. 정확한 언급은 다음과 같습니다 "몇 달 전, ST마이크로일렉트로닉스(STMicro)는 제조 기반을 300mm 실리콘 생산으로 재편하는 새로운 이니셔티브를 발표했습니다. 이것이 스마트 파워 부문에 어떤 영향을 미칠지는 저희에게 완전히 명확하지 않았습니다. 원래 MST가 적용된 첫 BCD110 공정은 200mm 웨이퍼를 사용하여 출시되고 나중에 300mm로 이식될 예정이었습니다. 최근 저희는 ST가 재편 이니셔티브의 일환으로 계획을 변경하여 300mm로 직접 전환하기로 결정했다는 소식을 들었으며, 이로 인해 MST가 적용된 BCD-110의 출시가 지연될 것입니다. 수정된 일정은 없지만, 2025년에는 공정 인증에 들어가지 않을 것이 분명해졌습니다. 지연은 실망스럽지만, 첨단 BCD에 대한 ST의 야망은 저희가 초기에 예상했던 것보다 훨씬 더 높은 300mm 웨이퍼 생산 능력을 목표로 하는 등 매우 공격적입니다. 저희는 그 숫자가 나타내는 수익 잠재력에 매우 기쁩니다. 300mm 웨이퍼로의 전환

은 기본적으로 200mm보다 저렴하기 때문에 논리적이며, 이는 채택을 촉진하는 데 도움이 될 것입니다. 지난번 통화에서 언급했듯이, ST는 다른 여러 애플리케이션에서도 MST 채택을 계속 지원해 왔으며, 지난 분기에도 더 많은 사업부(BU)가 새로운 관심을 표명했습니다"

STM은 25년 4월에 이 같은 프로그램을 발표했었었습니다. STMicroelectronics details company-wide program to reshape manufacturing footprint and resize global cost base - ST News 예전에 한번 STM의 공장별 현황을 말씀드린 적이 있습니다. 저는 오늘 언급이 있기전에는 300mm 웨이퍼에 적용하는 것을 기본 가정으로 생각했습니다. 왜냐하면 현재 대부분의 팹들은 200mm 대비 면적이 2.25배 넓기에 생산원가 측면에서 유리하기 때문에 300mm 웨이퍼에서 제조되고 있기 때문입니다. 그러나 전력반도체 같은 경우 legacy node에서 생산되는 경우가 많기 때문에 아직 200mm 웨이퍼 팹에서 제조하는 경우도 있습니다. 그러나 300mm 팹에서 제조하는 것이 장기적으로 원가 경쟁력 측면에서 유리합니다. 이는 마치 40년된 집에서 새로운 집으로 이사하는 것과 같으며, 20년된 오래된 차에서 새로운 차로 바꾸는 것과 같습니다. STM은 Agrate fab의 300mm 웨이퍼 ramp-up을 공격적으로 제시합니다. 25년 8K(월당 8,000장의 웨이퍼 생산)→27년 16K→최대 56K까지 증설 스케줄로 잡아놓고 있습니다. 이를 금액적으로 환산해보면 다음과 같습니다.

	2026년	2027년	2028년	2029년	2030년	2031년	2032년	2033년
Wafer capa	12	16	24	32	38	44	50	56
Wafer price	3,000	3,000	3,000	3,000	3,000	3,000	3,000	3,000
loyalty	2%	2%	2%	2%	2%	2%	2%	2%
adoption rate	50%	50%	50%	50%	50%	50%	50%	50%
연 매출($K)	2160	5760	8640	11520	13680	15840	18000	20160
환율	1350	1350	1350	1350	1350	1350	1350	1350
연 매출(억원)	29	78	117	156	185	214	243	272

25년에 당장 적용되지는 못할 것이고, 26년 중 Ph5에 진입하여 26년 하반기 양산으로 가정했습니다. 웨이퍼 가격은 BCD110이 STM의 최신 전력반도체이기에 장당 3,000달러로 가정하였고, atomera의 loyalty는 2%로 가정하고, 전체 wafer capa중 BCD110 공정을 50%로 가정했습니다. 전력반도체 중 메인 공정이기 때문입니다. 그리고 27년 16K에서 33년 56K까지 순차적으로 램프업된다고 가정했습니다. 이를 적용하면 2033년에는 매출 272억원이 나올 수 있는 것으로 계산되고, IP 매출이기에 GPM의 거의 100%에 달하여 대부분 이익으로 떨어진다고 볼 수 있습니다. peak 이익에 IP 업체의 밸류에이션인 PER 30-60x를 적용하면 0.8조원-1.6조원의 가치가 있다고 볼 수 있습니다. 현재가치로 할인한다면 0.5-1조원의 가치가 있다고 볼 수 있습니다. 8인치로 적용된 이후에 12인치로 추후에 들어갔다고하면 바로 12인치로 들어가는 것보다는 더 늦게 12인치로 진입했을 것입니다. 그래서 8인치 캐파를 정확하게 알지는 못하지만, 8인치로 생산했을 때보다는 수익 잠재력이 더 높을 것으로 보입니다. 따라서 Scott도 지연은 실망스럽지만, 초기에 예상했던 것보다 훨씬 더 높은 300mm 웨이퍼 생산 목표로 수익 잠재력에 매우 기쁘다고 표현한 것 같습니다.

BCD110라고 구체적으로 적용되는 제품 노드를 밝힌 적은 처음입니다. BCD110은 STM의 전력반도체 기술 로드맵에서 가장 최신 공정 노드 중 하나입니다. 110nm 공정에서 생산되는 CMOS를 플랫폼으로 하여 Bipolar-CMOS-DMOS를 통합한 트랜지스터를 일컫습니다. 전력반도체에서 110nm가 최신인 이유는 BCD를 하나의 실리콘 다이에 통합해야하기 때문이며, 전력반도체는 트랜지스터 밀도가 중요한 로직과 다르게 수십볼트 이상의 전압을 처리해야하기에 트랜지스터를 작게 만들면 항복 전압이 낮아져 칩이 손상될 수 있기 때문입니다. 따라서 공정 노드를 축소시키는 것보다 이종 기술을 집적하여 최적의 성능으로 결합하는 것이 핵심입니다. 전력반도체는 주로 자동차 BMS, 파워트레인, 전자 장치, 인포테인먼트, ADAS에 쓰이며, 산업용 모터 드라이버, 전력 공급장치, 조명 제어나 가전 및 전자기기에 다양하게 쓰입니다.

그리고 지난 분기에 STM의 RF SOI 제품, GaN 제품, FDSOI 28nm 이하 제품에서도 MST를 적용하는 것에 협력하고 있다고 얘기했었고, 이번 분기에는 더 많은 사업부와 논의를 하고 있다고 얘기합니다. 이는 STM이 MST의 잠재력을 확인했고, STM의 대부분의 제품에 적용하는 것을 목표로하고 있다고 여겨집니다. STM은 연간 170억 달러 매출을 하는 대형 회사로, 모든 제품에 MST를 적용하게 되면 최대 연간 3.4억달러의 매출을 올릴 수 있습니다. 하나의 회사 내에서 제품/사업부 확장하

는 것은 새로운 회사를 고객으로 만드는 것보다 쉽습니다. 이는 STM이 이미 MST를 잘 다룰 수 있고, 내부에서 평가 데이터가 훌륭하기 때문입니다.

그리고 STM이 200mm에서 300mm웨이퍼로 전환하는 과정이 오래 걸리지 않을까, 허들이 있지 않을까에 대한 질문들이 많았습니다. 이에 대해서는 다음과 같이 답변합니다.

"저희가 ST마이크로와 처음 일하기 시작했을 때 그들이 많은 것을 배워야 했다는 점을 아는 것이 중요합니다. 그들은 에피(Epi)를 사용하여 MST를 증착하는 방법을 배우고, 그것이 정말 잘 작동하고 좋아 보이도록 만들어야 했습니다. 그리고 생산에서 더 높은 처리량을 가질 수 있도록 더 빠른 속도로 증착하는 방법을 알아내려는 제조 가능성 노력 등, 이 모든 작업은 300mm로 전환하는 데에도 유용합니다. 따라서 이 시점에서 ST마이크로는 MST 증착, 결과 분석, 처리량 최적화 방법 파악 등 전반적인 제조 가능성에 대한 전문가입니다. 다른 한편으로는 MST와 함께 이루어져야 하는 통합 작업이 있습니다. 그것도 계약 초기에 새로 시작한 작업입니다. 저희는 그들과 함께 여러 차례 웨이퍼 반복 작업을 수행했으며, 그들은 MST를 시뮬레이션한 다음 실행하여 전기적 결과를 얻었습니다. 그리고 이 시점에서 그들은 그것도 꽤 잘합니다. 그래서 저는 모든 것을 다시 시작한다고 생각하지 않습니다. 제 말은, 그들이 300mm로 비교적 빠르고 고통 없이 이동하는 데 도움이 될 많은 학습을 했다고 생각합니다. 이제 300mm로 이동하는 데는 몇 가지 장애물이 있습니다. 그들은 300mm 장비에 MST를 설치해야 합니다. 과거에는 200mm 장비에 설치했었습니다. 그래서 그들은 그것을 구해서 설치하고 조정해야 웨이퍼를 만들기 시작할 준비가 됩니다. 그리고 그들이 300mm로 전환하면서 BCD110 기술에 다른 변경을 가하고 있을 것이고, 통합 변경이 일부 있어야 할 것입니다. 하지만 처음부터 시작할 때 해야 했던 양에 비하면 아무것도 아닙니다."

"저희가 ST에게 내년에 이 300mm에서 생산에 투입하기에 매우, 매우 매력적일 것이라고 생각하는 성능 수준을 보여주었다는 것입니다. 그래서 저는 그들이 그것을 실현하기 위해 가능한 한 빨리 움직일 것이라고 생각합니다. 그들이 300mm 장비에 접근할 수 있다면, 그리고 참고로 저희는 300mm 장비를 가지고 있고, 그들이 준비될 때까지 웨이퍼에 증착하는 작업을 저희가 할 수 있다고 이미 제안했습니다. 그리고 그들이 그 모든 것을 신속하게 할 수 있다면, 네, 저희는 비교적 빨리 그것을 할 기회가 있다고 생각합니다"

"이전에는 두 가지 부분이 있습니다. 한 부분은 에피(Epi) 측면을 변경하는 것인데, 엔지니어링 관점에서 정말로 힘든 작업이라고 생각하지 않습니다. 이제 거기서의 과제는 MST를 실행하도록 전환할 수 있는 장비가 있어야 한다는 것입니다. 그래서 장비가 없는 일부 사람들에게는 그것이 장애물이 될 수 있습니다. ST의 능력에 대해서는 언급하지 않겠지만, 그들은 많은 자원을 가진 매우 큰 회사입니다. 그래서 만약 그들이 300mm 장비를 얻을 수 있다면, 그들은 MST를 실행할 수 있도록 매우 신속하게 전환할 수 있고 그들의 에피 엔지니어들은 이미 완전히 훈련되어 있습니다. 다른 한편으로, 통합 역시 힘든 작업이라고 생각하지 않습니다. 그들은 MST를 이해하고, 어떻게 작동하는지 알고, 어떻게 그들의 소자에 통합하는지 압니다. 유일한 질문은 그들이 MST에 대한 변경을 필요로 하는 다른 변경을 300mm에 계획하고 있는지 여부입니다. 거기서 무슨 일이 일어나고 있는지 확실하지 않습니다. 이것은 모두 새로운 정보이고, 저희는... 하지만 균형적으로 볼 때, 저는 이들이 무엇을 해야 하는지 이해하고 있으며 주요 장애물은 없다고 말하고 싶습니다."

이러한 답변들을 토대로 볼 때, 이미 STM 엔지니어들은 훈련되어 있고, 300mm 장비만 있다면 MST를 적용하는 것은 어렵지 않아보입니다. 그리고 STM은 대형회사이기에 장비는 충분할 것으로 보입니다. 300mm로 바꾸면서 BCD110 공정에서 어떤 변경이 있다면 그에 대응해서 맞추는 것이 남은 작업으로 보입니다. 제 예상으로는 내년 중에 Phase 5로 진입할 것으로 보입니다.

그리고 다른 고객사들과의 진행 상황을 업데이트 드리겠습니다. 지난 분기에 언급한 두개의 신규 대형 고객사 중 한 곳은 두 개의 사업부를 아우르는 대규모 데모 계획을, 다른 한 곳은 여러 웨이퍼 런을 통해 다양한 MST 애플리케이션을 테스트하고 있습니다. 컨콜에서 얘기한 바는 다음과 같습니다. "한 곳은 매우 큰 데모 런을 하고 있는데, 이는 저희가 해본 것 중 가장 큰 것으로, 더 많은 웨이퍼, 더 많은 다른 스플릿, 그리고 그들이 테스트하려는 것들을 의미합니다. 그리고 그것은 환상적입니다. 만약 그들이 많은 웨이퍼를 하고 있다면, 그것은 그들이 많은 학습 사이클을 얻을 수 있다는 것을 의미합니다. 그래서 그 웨이퍼의 특정 하위 집합을 가져다가 일부 테스트를 실행합니다. 그리고 아마도 그 웨이퍼가 끝에서 나오기 전에도 새로운 테스트를 시작할 수 있습니다. 그래서 만약 당신이 마음대로 쓸 수 있는 웨이퍼 더미가 있다면, 당신은 그것들을 계속해서 더 짧은 기간에 더 많은 학습 사이클을 얻을 수 있습니다. 그래서 그들이 계획하고 있는 것이 바로 그것입니다. 그래서 저희는 그것에 대해 기쁩니다. 그리고 그들은 동시에 두 개의 다른 사업부와 같은 종류의 일을 하고 있습니다. 아마도, 제 생각에 모든 것이 정말 잘 진행된다면 연말까지 첫 결과를 볼 수 있을지도 모릅니다. 그리고 이런 것들은 자주 반복적입니다. 그래서 저희는 그들

이 첫 결과를 얻을지, "알았어. 우리가 다른 것을 시도해야 하니까 또 하나 해야 해"라고 말할지 모릅니다. 하지만, 네, 저는 그들이 비교적 빨리 무언가를 얻을 수 있기를 바랍니다. 그리고 저희가 그냥 처음부터 시작하는 것도 아닙니다. 저희는 이들과 TCAD 수준에서 한동안 작업해 왔습니다. 그래서 그들은 시뮬레이션을 가지고 있고, 저희는 그들이 꽤 빨리 성공할 수 있는 길로 안내하고 있다고 생각합니다."

"당신이 물어본 다른 혁신적인 고객에 대해서도, 그들 역시 여러 다른 애플리케이션 영역에서 여러 웨이퍼 런을 진행하고 있습니다. 그래서 첫 번째와는 확실히 다릅니다. 그들이 있는 영역은 완전히 다른 영역이고, 저희는 MST로 할 수 있는 여러 가지를 제안했고, 그래서 그들은 그 중 몇 가지를 시도하고 있습니다. 그래서 그것도 꽤 흥미롭고, 저희는 그들에게 많은 지원을 제공하고 있습니다."

여기서 언급한 두 개의 대형 고객사는 **첫번째는 Texas Instrument, 두번째는 Intel로 추정**합니다. 처음에 신규 대형 고객사를 언급할 때 하나는 Analog회사라고했고, TCAD를 오래 다뤘다고 했었습니다. TCAD 매출은 북미로 나갔었기에 북미 Analog 대형 업체라고 볼 수 있고, 이는 TI 혹은 Analog Device로 추정됩니다. Texas Instrument에서 전력반도체 및 RF 사업부에서 관심이 있는 것으로 추정됩니다. 두 개의 사업부에서 대규모 데모를 여러 스플릿으로 하고 있다있다는 것은 시제품 생산 및 테스트 단계로, 상용화 직전의 최종 평가 단계입니다. 대규모 데모 런은 단순히 소량의 샘플을 만들어 성능을 확인하는 수준이 아닙니다. 다양한 공정 조건에서 대량의 시제품을 생산하고 있음을 의미하고, 제품의 수율, 신뢰성, 대량 생산 가능성을 종합적으로 검증하는 단계입니다. 이렇게 대량 생산된 시제품을 통해 공정 최적화를 위한 반복적인 데이터 수집 및 분석을 진행하고 있고 이는 양산 전 마지막 튜닝 과정입니다. 데모 런을 반복적으로 한다는 것은 제품 개발 마지막 단계에서 흔히 발생하는 반복 검증 과정입니다. TCAD로 기본 설계를 시뮬레이션으로 이미 검증했으며, 현재는 실제 웨이퍼 상에서 최종 확인하는 단계로 볼 수 있습니다. 이러한 언급은 Texas Instrument 혹은 Analog Device와 같은 북미 대형 analog 업체와 양산 계약이 멀지 않았음을 의미합니다.

다른 대형 고객사는 Intel로 GAA 공정에 MST 기술을 적용하려고 검토 중인 것으로 추정됩니다. GAA에서 MST는 소스-드레인, 채널, contact 분야 등 다양한 영역에 활용될 수 있습니다. 따라서 GAA를 활용한 최신 공정에서 생산하는 다양한 어플리케이션 영역에서 MST로 할 수 있는 여러가지를 테스트하려고 여러 웨이퍼 런을 하고 있는 것으로 보입니다. EPI 장비사와 GAA 공정에서 마케팅 협약을 했기 때문에 고객사의 요구 사항에 대해서 더욱 종합적으로 대응할 수 있을 것으로 기대됩니다.

지난 분기 발표한 EPI 장비사와의 협력 사항에 대해서는 다음과 같이 얘기합니다. "JDA-1에서는 새로운 고위 경영진과의 회의와 저희 장비 파트너의 지원을 통해, 저희가 그들을 위해 작업 중인 웨이퍼가 새로운 애플리케이션에서 MST를 사용하기로 결정하는 계기가 될 것이라고 믿고 있습니다." "저희는 그들과 GAA(Gate-All-Around) 소자에 대한 전략적 파트너십을 발표했습니다. 그래서 표면적으로는 그곳에 초점이 맞춰져 있어야 했습니다. 하지만 이제 저희가 그들과 깊이 관여하게 되면서, 다른 영역으로 확장하는 것은 자연스러운 일입니다. 왜냐하면 일단 누군가와 고객에 대해 작업하려고 이야기하기 시작하면, 여러 다른 방법으로 도움을 요청할 수 있기 때문입니다. 하지만 전략적 협력은 GAA를 중심으로 이루어집니다. 저희는 그들과 **경영진 수준의 회의를 시작하여 이 부문을 어떻게 공략할지에 대해 정확히 논의**했습니다. 저희는 그 분야에서 많은 작업을 해왔기 때문에, 처음부터 시작하는 것이 아닙니다. 사실, 저희는 그들과 함께 일부 작업을 했습니다. 그들 역시 많은 작업을 했습니다. 그래서 저희는 함께 협력하여 이 **기술을 사용하고 생산에 투입하도록 고객을 설득하는 데 필요한 테스트 데이터를 개발할 여러 영역을 정의**했습니다. 그리고 그 이후로 저희는 그들과 많은 작업을 하고 있습니다. 사실, 저희는 **주간 회의를 갖고 저희가 작업하고 있는 것과 그곳의 진행 상황에 대해 지속적으로 업데이트**합니다. 별도로, 저희는 또한 **그들의 경영진과 어떤 고객의 누구와 이야기해야 하는지, 어떻게 공동으로 들어가서 개별적으로 할 수 있는 것보다 더 나은 솔루션을 제공할 수 있는지와 같은 고객 관계 유형의 협력에 대해 이야기**하고 있습니다. 그리고 그러한 논의가 진행 중입니다. 저희는 **고객들과 몇 차례 회의**를 가졌습니다. 여름 휴가철이 끝나면 훨씬 더 많은 회의를 갖기를 바랍니다." "저희가 이 파트너와 발표 후 가장 먼저 한 일은 함께 모여 어떤 고객을 공략할지, 고객이 찾고 있는 핵심 애플리케이션은 무엇인지, 그리고 MST가 어떻게 도움이 될 수 있는지 생각하기 시작하는 것이었습니다. 저희는 우리가 다루고 싶었던 **우선순위가 정해진 애플리케이션 영역 목록**을 확인했으며, 그 중 일부, 제가 말하고 싶은 **가장 중요한 것들은 이미 작업 중**이지만**, 그들이 제기한 다른 것들은 저희가 아직 많은 작업을 시작하지 않은 것**들이었습니다. 좋은 소식은 **저희가 즉시 그 사항들을 테스트하고 고객에게 데이터를 제공하여 고객을 확보할 수 있도록 테스트 및 공정 개발을 수행하는 엔지니어링 계획을 수립**했다는 것입니다. 그래서 저는 그것이 저희가 이미 상당한 작업을 수행한 것이라고 생각하며, 앞으로도 파트너십이 작동하는 장기적인 추세가 될 것입니다. 그리고 다른 한편으로는,

저희는 비즈니스 측면에서 더 많은 것을 해야 합니다. 제 생각에 비즈니스 측면은 기술 개발에 비해 약간 뒤처져 있는데, 이는 자연스러운 일입니다. 왜냐하면 저희는 고객에게 마케팅 홍보를 하기 위한 데이터가 필요하고, 저희는 그것을 함께 작업하고 있기 때문입니다. 하지만 저는 매우 곧, 저희가 고위급 고객 관계에서 훨씬 더 많은 것을 하기 시작할 것이라고 생각합니다."

글로벌 EPI 장비사와 협업하면서 주간 단위 회의를 통해 고객사에서 필요한 솔루션을 통합적으로 제시하기 위해 계획적으로 접근하고 있습니다. JDA1 고객사의 새로운 고위 경영진과 장비 파트너와 같이 회의했다고 언급했는데, 그동안은 JDA1 고객사에 대해서 많은 정보를 밝히지 않았었습니다. 그러나 EPI 장비사는 GAA분야에서 협업하고 있기에 GAA를 하는 고객사로 특정 지을 수 있습니다. 저는 **삼성전자**로 추정하고 있습니다. 이는 JDA1 고객사 관련 매출은 아시아에서 발생하였고, TSMC는 아닌 것으로 보이기 때문입니다. 그리고 삼성전자라는 사실은 여러 채널을 통해서도 확인됩니다. 삼성전자는 최근 테일러 팹에서 테슬라 AI6 칩을 수주받으면서 GAA 공정이 양산에 들어가게됩니다. 삼성은 3nm부터 GAA를 적용했으나, 고객사가 없었습니다. 2nm에서 공정은 더 안정화되었고, 테슬라에 이어 퀄컴 수주도 받을 가능성이 있습니다. 테일러 팹에서 내년에 본격 양산하기 위해서 빠르게 준비하고 있고, GAA의 수율과 성능을 올리기 위해서 동사와 협업하고 있는 것으로 추정됩니다. 2nm 웨이퍼는 장당 20,000-25,000달러 정도로 추정되고, 삼성전자는 테일러 팹에서 15K/월 수준의 테슬라 칩을 생산할 것으로 보입니다. 삼성은 2nm에서 오래동안 머무를 것으로 선언하였기 때문에 2nm 캐파는 장기적으로 50K까지 올라간다고 가정하고, MST가 로열티 1%로 50K에 모두 적용될 시에 연간 1.2-1.5억달러의 로열티를 수령할 수 있습니다.

12인치	ASP	CAPA WKPM	1Q26	2Q26	3Q26	4Q26	1Q27	2Q27	3Q27	4Q27	1Q28	2Q28	3Q28	4Q28	1Q29	2Q29	3Q29	4Q29	1Q30	2Q30	3Q30	4Q30
2nm	20,000		5	5	10	10	15	15	20	20	25	25	30	30	35	35	40	40	45	45	50	50
환율	1350 로열티			1.0%																		
Loyalty Projection							122	122	162	162	203	203	243	243	284	284	324	324	365	365	405	405

이는 1Q27부터 MST가 적용된다고 가정하고, 2030년까지 50K 캐파로 ramp-up을 가정한 분기별 로열티 추정치입니다. JDA1 고객사는 21년부터 협업하며 고객사 내 설치된 MST를 증착가능한 EPI 장비를 통해 많은 테스트를 해오고 있습니다. 현재 Phase4 단계에 있는 고객사이며, 계속 많은 테스트 과제를 주면서 힘들게 해왔지만 검증 과정이 끝나면 GAA의 수율과 성능 향상을 위해 언제 도입을 결정해도 이상하지 않은 상황입니다.

JDA-2와 팹리스 라이선스 계약자는 웨이퍼 런을 진행 중이며, 연말에 종료될 예정입니다. 이들도 오랫동안 평가해왔기 때문에 연말에 웨이퍼 런이 종료되면 계약을 할 가능성을 보고 있습니다. 파운드리 라이선스 계약자와는 현재 다음 단계를 정의하기 위해 TCAD 시뮬레이션 작업을 진행 중입니다. 전력 반도체 고객사들과는 MST SPX와 GaN(질화갈륨)을 이용하여 AI 데이터 센터가 랙 전원 공급 장치 전압의 표준으로 이동하고 있는 48볼트 전력 장치에 대한 초기 단계 작업을 하고 있습니다. 또한 TCAD와 자체 개발한 AI 도구를 사용하여 다양한 아키텍처와 통합 기술을 시뮬레이션하는 능력을 통해, MST 없이는 구현이 불가능하다고 생각되는 획기적인 수준의 성능 개선 솔루션을 고객에게 제안하였습니다. 샌디아 국립 연구소 및 다른 파트너들과의 질화갈륨(GaN)에 대한 연구는 큰 진전을 보이며, 전력용 GaN에만 국한되었던 초점을 RF용 GaN으로까지 확장하여 존경받는 RF 테스트 하우스인 Incise와의 전략적 협력을 발표했습니다. Incize는 시장이 이해할 수 있는 용어로 이 기술을 특성화하는 데 도움을 줄 것이며, 이를 통해 설계자들이 공정 변경을 RF 전기 사양 개선으로 쉽게 변환할 수 있게 될 것입니다.

RF SOI 분야에서 저소음 증폭기(LNA)의 핵심 소자를 포함하도록 제품을 확장했습니다. 이 분야에 대해서 Scott은 구체적으로 설명합니다. "LNA는 휴대폰이 작은 신호를 수신하고 증폭하는 데 사용되는 기술입니다. LTE-Advanced에서는 여러 스펙트럼 덩어리 또는 구성 요소 캐리어를 단일 데이터 채널로 결합하여 최대 데이터 속도와 네트워크 용량을 높이기 위해 주파수 집성(carrier aggregation)이 도입되었습니다. 제조업체들은 최대 4개의 캐리어를 집성해 왔지만, 미래에는 6개의 캐리어를 보게 될 것으로 예상되며, 이는 이러한 신호를 수신하기 위해 더 많은 LNA를 켜야 하므로 전력 소비가 크게 증가한다는 것을 의미합니다. 5G와 6G 셀룰러의 발전에 따른 새로운 주파수 대역 역시 더 많은 활성 LNA의 필요성을 이끌고 있습니다. 최종 결과는 고객이 새로운 휴대폰에 요구하는 기능을 시장에 출시하기 위해서는 LNA 전력 소비를 낮추는 해결책을 찾아야 한다는 것입니다. 바로 여기서 MST가 역할을 합니다. 저희는 기존 MST RF SOI 트랜지스터 실리콘 테스트 데이터를 가져와 TCAD를 사용하여 LNA 소자에 맞게 임플란트를 재최적화했습니다. 저희는 MST가 회로 바이어스 전류를 낮추어 전력 소비를 줄임으로써 LNA의 성능을 크게 향상시킬 수 있다고 판단했습니다. 저희는 시장 반응을 바탕으로, 이 기능을 딱 맞는 시점에 홍보하기 시작했다고 믿습니다. 최근 저희는 RF 기술 컨퍼런스에서 연구 결과를 발표했고, 이는 많은 문의를 불러일으켰습니다. 실제로 지난 몇 달 동안 저희는 여러 다른 RF SOI 제조업체와 협력하여 파트너인 Soitec의 특수 초박형 RF SOI 웨이퍼

를 사용하여 LNA의 이점을 증명하기 위한 새로운 웨이퍼 런을 시작했습니다. 저희는 고객들이 이를 신속하게 시장에 출시하도록 유도하기 위해 더 많은 데이터로 이 증거를 보강하는 데 열심히 노력할 것입니다. 특히 흥미로운 점은 저희가 이 LNA 이점을 웨이퍼에 단 한 번의 MST 증착으로 RF 프론트엔드의 전력 스위치 이점과 함께 제공할 수 있다는 것입니다. 따라서 고객은 하나의 비용으로 두 가지 절실히 필요한 솔루션을 얻을 수 있어 훨씬 더 매력적일 것입니다. 저희는 최종 고객의 요구가 있는 이러한 유형의 가시성 높은 솔루션이 일반적인 성능 개선보다 더 빨리 시장에 출시될 것으로 기대합니다."

RF-SOI에서 LNA와 RF전력 스위치를 대상으로 동시에 솔루션을 제공할 수 있기에 RF 고객사들이 관심이 많은 상황입니다. SOITEC의 특수 초박형 RF SOI를 사용하여 증명하는 단계이고, 고객들의 요구가 강한 분야로 빠르게 시장 출시가 될 것을 기대하고 있습니다.

그리고 NSTC(국립반도체기술센터)에 가입하면서 GAA, DRAM 최신 노드를 테스트 할 수 있는 접근권이 강화되었습니다. Frank는 다음과 같이 말합니다 "저희 사업에서 직면하는 문제 중 하나는 저희가 TSI Semiconductor를 가지고 있었을 때, 많은 테스트 칩을 실행할 수 있었기 때문에 좋았지만, 그것은 매우 오래된 기술인 **180나노미터**였습니다. 이제 저희가 훨씬 더 발전된 트랜지스터 구조, **GAA, DRAM** 등과 작업하고 있다는 것을 알게 되면서, 저희가 직면한 가장 큰 과제 중 하나는 그러한 종류의 구조에서 **MST를 저렴하게 테스트할 수 있는 곳을 찾는 것**입니다. 그리고 역사적으로 **실험실은 거의 없었고 그곳에 접근하는 것은 매우 비쌌습니다**. **NSTC와 특히 R&D 및 새로운 재료와 새로운 장치의 프로토타이핑에 더 중점을 둔 CHIPS Act**의 현재 단계에서, 저희의 희망은 그러한 종류의 구조에서 MST를 테스트하는 데 필요한 **더 많은 테스트 및 계측에 접근**할 수 있게 되는 것입니다. 그렇긴 하지만, 그것은 또한 **저희가 신청할 수 있는 자금 지원 기회가 어디에 있는지에 대한 대화에 훨씬 더 많이 참여**하게 합니다. 그래서 저는 그것이 **칩셋 보조금을 받을 가능성을 높인다**고 생각합니다. 하지만 간접적으로, **프로토타이핑 및 그러한 종류의 서비스에 접근할 수 있는 능력은 거의 더 중요**합니다"

DRAM의 새로운 아키텍처 특허에 대해서도 다음과 같이 답변합니다. "저희는 지속적으로 **중요한 시장 요구**를 살펴보고 있으며, 그런 다음 그**러한 요구를 활용하기 위해 IP를 만드는 방법**을 알아내려고 노력하고 있습니다. 만약 저희가 고객이 어떤 수요를 가지고 있고 MST가 그것을 지원하는 데 도움이 될 수 있다는 것을 알아내면, 저희가 내부적으로 가장 먼저 하는 일은 일부 개발 노력을 기울이고 해결책을 생각해 내는 것입니다. 그런 다음 저희는 **그 해결책에 대한 특허를 내고 시장에 내놓아 고객들에게 홍보**하기 시작합니다. 그래서 만약 당신이 정말로 **저희 데이터를 분석해 본다면, 저희가 다른 시장을 살펴본 몇 가지 방법**을 볼 수 있습니다. 이 경우, 당신은 메모리 시장에 대해 묻고 있습니다. 저희는 **몇 년 동안 센스 앰프를 위한 메모리 시장에서 솔루션**을 제공해 왔습니다. 저희는 또한 **GAA에 유리한 동일한 기술 중 일부가 출시될 최신 DRAM 노드 중 일부에도 유리할 것**이라고 생각합니다. 저희는 또한 **MST에 의해 가능해지거나 일반적으로 훌륭한 아이디어인 새로운 아키텍처에 대한 기술**도 가지고 있으며, 저희가 특허를 냈을 수도 있습니다. 그리고 이 모든 것들은 저희가 미래에 **고객들에게 마케팅할 것들**입니다"

여기까지 2분기 컨퍼런스 콜 리뷰를 마칩니다. 빙산의 일각이라는 말이 있습니다. 대부분이 숨겨져 있고, 외부로 나타나 있는 것은 극히 일부분에 지나지 않는다는 의미입니다. Atomera를 보는 시장 투자자들은 STM이라는 수면 위에 올라와있는 일각이 약간 내려간 것으로 보일 것입니다. 그러나 수면 밑의 빙산은 더욱 커져가고 있습니다. 이러한 빙산이 수면 위로 올라올 때가 멀지 않았다고 생각합니다.

(12) **United States Patent**
Burton et al.

(10) **Patent No.: US 12,382,689 B2**
(45) **Date of Patent: Aug. 5, 2025**

(54) **METHOD FOR MAKING DMOS DEVICES INCLUDING A SUPERLATTICE AND FIELD PLATE FOR DRIFT REGION DIFFUSION**

(71) Applicant: **ATOMERA INCORPORATED**, Los Gatos, CA (US)

(72) Inventors: **Richard Burton**, Phoenix, AZ (US); **Shuyi Li**, Los Gatos, CA (US)

(73) Assignee: **ATOMERA INCORPORATED**, Los Gatos, CA (US)

(*) Notice: Subject to any disclaimer, the term of this patent is extended or adjusted under 35 U.S.C. 154(b) by 0 days.

(21) Appl. No.: **18/657,928**

(22) Filed: **May 8, 2024**

(65) **Prior Publication Data**

US 2024/0379824 A1 Nov. 14, 2024

Related U.S. Application Data

(60) Provisional application No. 63/500,714, filed on May 8, 2023.

(51) **Int. Cl.**
H10D 30/01 (2025.01)
H10D 30/65 (2025.01)
(Continued)

(52) **U.S. Cl.**
CPC ***H10D 62/8181*** (2025.01); ***H10D 30/0281*** (2025.01); ***H10D 30/65*** (2025.01);
(Continued)

(58) **Field of Classification Search**
CPC H01L 29/063; H01L 29/0619; H01L 29/0615; H01L 29/0607; H01L 29/0611; H10D 30/0281
See application file for complete search history.

(56) **References Cited**

U.S. PATENT DOCUMENTS

4,937,204 A 6/1990 Ishibashi et al.
5,216,262 A 6/1993 Tsu
(Continued)

FOREIGN PATENT DOCUMENTS

GB 2347520 6/2000

OTHER PUBLICATIONS

R. Tsu "Phenomena in silicon nanostructure device" published online Sep. 6, 2000 by Applied Physics and Materials Science & Processing, pp. 391-402.

(Continued)

Primary Examiner — Christopher A Johnson
(74) *Attorney, Agent, or Firm* — ALLEN, DYER, DOPPELT, + GILCHRIST, P.A.

(57) **ABSTRACT**

A method for making a double-diffused MOS (DMOS) device may include forming a semiconductor layer having a first conductivity type, forming a drift region of a second conductivity type in the semiconductor substrate, forming spaced-apart source and drain regions in the semiconductor layer, and forming a first superlattice on the semiconductor layer. The first superlattice may include a plurality of stacked groups of layers, each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The method may also include forming a gate above the first superlattice, and a forming field plate layer adjacent the drift region and configured to deplete the drift region.

18 Claims, 11 Drawing Sheets



전력반도체 관련 특허(US-1238268)가 출원되었습니다. 특허 제목은 이중 확산 금속-산화물-반도체(DMOS) 소자의 성능을 향상시키기 위한 제조 방법(Method for making DMOS devices including a superlattice and field plate for drift region diffusion)입니다. 내용을 해석해드리겠습니다.

기존의 DMOS와 같은 전력 반도체 소자는 항복 전압(breakdown voltage), 온-저항(on-resistance) 등의 성능 지표를 개선하기 위해 지속적인 연구가 이루어져 왔습니다. 전력반도체에서 온-저항과 항복 전압은 서로 상충하는 관계로 전력반도체 연구자들이 가장 골머리를 앓는 부분입니다. 일반적으로 항복 전압을 높이려면 드리프트 영역을 길고 두껍게 만들어야 하는

데, 이는 온-저항을 증가시키는 요인이기 때문입니다. 그래서 소자의 이동도(mobility), 속도, 전력 효율 등을 향상시키기 위한 다양한 구조와 물질이 제안되어 왔습니다.

이 특허의 핵심 기술은 특정 구조의 '초격자(superlattice)'를 형성하고, 드리프트 영역(drift region)을 공핍(deplete)시키기 위한 '필드 플레이트(field plate)'를 함께 사용하는 것입니다. MST는 전하 운반체의 이동도를 향상시켜 소자 성능을 개선하는 역할을 하고, 필드 플레이트는 드리프트 영역의 전계를 재분배하여 공핍층을 넓히고, 이를 통해 소자의 항복 전압을 높이는 역할을 합니다. 이렇게하면 초격자를 통해 채널의 전하 이동도를 높여 온-저항을 낮추고, 동시에 필드 플레이트를 통해 드리프트 영역의 전계를 제어하여 항복 전압을 높이는 시너지 효과가 납니다. 이 두 기술을 결합하여, 높은 이동도와 높은 항복 전압을 동시에 갖는 고성능 DMOS 소자를 제조하는 것이 이 발명의 주된 목적입니다.

MST를 DMOS 채널 영역에 적용하면 전자가 이동하는 경로의 '표면 거칠기 산란(Surface Roughness Scattering)'을 크게 줄여줘서, 전자의 이동도(mobility)가 비약적으로 향상됩니다. 이동도가 높을수록 소자의 고유 저항이 낮아지므로, 최종적으로 DMOS의 온-저항(R on)이 크OC게 감소합니다. 온-저항이 낮다는 것은 소자가 켜져 있을 때 발생하는 전력 손실(열)이 적다는 의미이며, 이는 곧바로 전력 효율 향상으로 이어집니다.

소스가 연결된 필드 플레이트는 소자가 꺼진 상태에서 고전압이 걸릴 때, 전계(electric field)가 특정 지점(주로 게이트 엣지)에 집중되는 것을 막고 넓게 분산시키는 역할을 합니다. 전계 집중을 완화하면 소자가 더 높은 전압을 견딜 수 있게 되어 항복 전압(V bd)이 향상됩니다. 더 높은 전압 환경에서 소자를 안정적으로 사용할 수 있게 하거나, 동일한 항복 전압 스펙에서 소자를 더 작게 만들 수 있음을 의미합니다.

이 특허 기술은 기존 BCD 기반 전력반도체와 비교하여 온-저항(On-resistance)과 항복 전압(Breakdown Voltage)의 핵심 성능 트레이드오프(trade-off) 관계를 획기적으로 개선할 수 있어, 전력반도체 업체들에게 상당한 기술적 우위를 제공할 것으로 기대됩니다. 이 특허는 기존 BCD 공정과의 통합 가능성을 염두에 두고 개발되었습니다. 결과적으로, 전력반도체의 핵심 성능 지표(Figure of Merit, FOM)를 크게 향상시켜 시장에서 압도적인 경쟁력을 확보할 수 있는 기술이 될 것으로 보입니다. 이 때문에 STM이나 TI같은 대형 아날로그 업체에서 동사의 MST를 도입하려는 것으로 추정됩니다.



삼성전자 테일러 팹은 골조만 완공되어있고, 현재 장비를 채워야하는 상황입니다. 본격적인 AI6칩의 양산은 26년말부터 가능하고, 27년부터 테슬라에 탑재될 예정입니다. 현재 2nm의 기본 플랫폼은 잡은 상황이지만, 큰 공정 변경 없이 수율 개선과 성

능 개선을 잡을 수 있다면 다음 공정 개발 시 사용될 수도 있어보입니다. 삼성전자는 1나노대로 급하게 가기보다는 2nm에서 다양한 어플리케이션으로 특화공정을 만들면서 길게 가져갈 전략입니다.

두 개의 특허가 공개되었습니다.

US 20250259841A1

(19) United States

(12) Patent Application Publication

HYTHA et al.

(10) Pub. No.: US 2025/0259841 A1

(43) Pub. Date: Aug. 14, 2025

(54) **METHOD FOR MAKING SEMICONDUCTOR DEVICE WITH SELECTIVE ETCHING OF SUPERLATTICE TO ACCUMULATE NON-SEMICONDUCTOR ATOMS**

(71) Applicant: **ATOMERA INCORPORATED**, Los Gatos, CA (US)

(72) Inventors: **MAREK HYTHA**, Brookline, MA (US); **Keith Doran Weeks**, Chandler, AZ (US); **Nyles Wynn Cody**, Tempe, AZ (US)

(21) Appl. No.: **19/191,383**

(22) Filed: **Apr. 28, 2025**

Related U.S. Application Data

(63) Continuation of application No. 18/213,130, filed on Jun. 22, 2023, now Pat. No. 12,315,723, which is a continuation of application No. 17/452,604, filed on Oct. 28, 2021, now Pat. No. 11,721,546.

Publication Classification

(51) **Int. Cl.**

H01L 21/02 (2006.01)
H01L 21/306 (2006.01)
H01L 21/3065 (2006.01)
H10D 30/01 (2025.01)

(52) **U.S. Cl.**

CPC ***H01L 21/02499*** (2013.01); ***H01L 21/0245*** (2013.01); ***H01L 21/02502*** (2013.01); ***H01L 21/02507*** (2013.01); ***H01L 21/02532*** (2013.01); ***H01L 21/30604*** (2013.01); ***H01L 21/3065*** (2013.01); ***H10D 30/027*** (2025.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include forming a superlattice above a semiconductor layer, the superlattice including a plurality of stacked groups of layers, with each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The method may further include selectively etching the superlattice to remove semiconductor atoms and cause non-semiconductor atoms to accumulate adjacent the semiconductor layer, epitaxially growing an active semiconductor device layer above the semiconductor layer and accumulated non-semiconductor atoms after the selective etching, and forming at least one circuit in the epitaxially grown active semiconductor device layer.





US 20250259840A1

(19) **United States**

(12) **Patent Application Publication**

CODY et al.

(10) **Pub. No.: US 2025/0259840 A1**

(43) **Pub. Date: Aug. 14, 2025**

(54) **METHOD FOR MAKING A RADIO FREQUENCY SILICON-ON-INSULATOR (RFSOI) WAFER INCLUDING A SUPERLATTICE**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **NYLES WYNN CODY**, TEMPE, AZ (US); **KEITH DORAN WEEKS**, CHANDLER, AZ (US); **ROBERT MICHAEL VYNE**, CHANDLER, AZ (US); **ROBERT J. STEPHENSON**, DUXFORD (GB)

(21) Appl. No.: **19/191,661**

(22) Filed: **Apr. 28, 2025**

Related U.S. Application Data

(63) Continuation of application No. 18/604,620, filed on Mar. 14, 2024, now Pat. No. 12,315,722.

(60) Provisional application No. 63/490,119, filed on Mar. 14, 2023.

Publication Classification

(51) **Int. Cl.**
H01L 21/02 (2006.01)
H01L 21/3065 (2006.01)
H01L 21/324 (2006.01)

(52) **U.S. Cl.**
CPC ***H01L 21/02488*** (2013.01); ***H01L 21/0245*** (2013.01); ***H01L 21/3065*** (2013.01); ***H01L 21/324*** (2013.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include, in an epitaxial deposition tool, performing an anneal on a semiconductor on insulator (SOI) substrate including a first semiconductor layer, an insulating layer on the first semiconductor layer, and a second semiconductor layer on the insulating layer, the second semiconductor layer having a first thickness. The method may also include, in the epitaxial deposition tool, performing an in-situ etch to reduce the second semiconductor layer to a second thickness less than the first thickness, and forming a superlattice layer on the second semiconductor layer. The superlattice layer may include a plurality of stacked groups of layers, each group of layers comprising a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions.

US-20250259841특허 에 대한 설명입니다.

- 제목은 METHOD FOR MAKING SEMICONDUCTOR DEVICE WITH SELECTIVE ETCHING OF SUPERLATTICE TO ACCUMULATE NON-SEMICONDUCTOR ATOMS, 초격자의 선택적 식각을 통해 비반도체 원자를 축적시키는 반도체 소자 제조 방법입니다.
- '초격자(superlattice)'라는 특수 구조를 만든 후, '선택적 식각(selective etching)' 공정을 통해 반도체 원자만 제거하고 비반도체 원자는 남겨 고농도로 축적시키는 기술에 관한 내용입니다.
- 얇은 비반도체 원자층 위에 고품질의 활성 반도체 층을 성장시켜, 최종적으로 전자의 이동 속도가 빠르고 효율이 높은 반도체 소자를 만드는 것을 목표로 합니다.
- 해결하고자 하는 문제점은 다음과 같습니다.
  - 기존의 반도체 기술은 소자의 크기가 점점 작아지면서 물리적 한계에 부딪히고 있습니다.
  - 특히 실리콘(Si) 기반 반도체에서 전하(전자나 정공)의 이동도(mobility)를 향상시키는 것이 중요한 과제입니다.

    - 전하 이동도가 높을수록 반도체 소자는 더 빠르게 작동하고 전력 소모는 줄어들기 때문입니다.
    - 이 특허는 기존 실리콘의 결정 구조를 미세하게 변형하여 근본적으로 전하 이동도를 높이는 새로운 방법을 제안합니다.
- 선택적 식각 과정에서 생성된 비반도체 원자층이 '식각 정지층(etch stop layer)' 역할을 하므로, 후속 공정의 정밀도를 높이는 데 기여합니다.
- 이전에 공개되었던 선택적 식각을 활용한 **US-12315723 특허**의 연장선인 것으로 보입니다.
- 이전 특허는 단일 툴 내에서 MST superlattice를 “선택적 식각 → 축적 → 제거/활용”하는 새로운 bulldozing 공정을 제안하였었습니다.
- 에칭 스톱을 국부 위치에 비-반도체 원자(예: O_2)를 “bulldozing”하여 알맞은 에칭 종결층으로 활용하는 방안으로, 에칭 스톱, 계면 엔지니어링, 도핑, 활성층 성장까지 한 번의 통합 워크플로우로 해결함으로써, 반도체 소자 제작의 유연성과 성능을 동시에 크게 개선하는 방법을 제시하였었습니다.
- US-20250125149 특허에서도 MST 초격자를 선택적·국부적으로 형성/제거하는 두 가지 공정 시퀀스를 제안하여, 전면-MST 공정의 한계를 극복하고 회로 설계 유연성을 크게 높이는 구조로, DRAM 센스앰프·SRAM 캐시 등 정밀 매칭이 필요한 트랜지스터에만 MST를 적용하고, 주변 대면적·고전압 디바이스에는 표준 공정을 사용하는 방법을 제시했었습니다.
- 선택적 식각은 이제 시작되는 새로운 식각 방식입니다. 선택적 식각을 통하여 반도체 제조의 유연성과 성능을 동시에 높이면서 MST를 이에 최적화하는 방법을 다루고 있습니다.

US-20250259840 특허에 대한 설명입니다.

- 제목은 METHOD FOR MAKING A RADIO FREQUENCY SILICON-ON-INSULATOR (RFSOI) WAFER INCLUDING A SUPERLATTICE로 RFSOI(Radio Frequency Silicon-On-Insulator) 라는 특정 분야에 초점을 맞춘 공정 최적화 기술에 대한 내용입니다.
- 핵심은 하나의 증착 장비 내에서(in-situ) 어닐링(열처리), 식각(etching), 초격자 형성 공정을 연속적으로 진행하는 것입니다.
- 기존 공정의 문제점이었던 표면 결함을 최소화하고, 초박형의 고품질 실리콘 층을 만들어 그 위에 성능 향상용 초격자를 증착함으로써 RF 소자의 성능을 극대화하는 것을 목표로 합니다.
- 해결하고자 하는 문제점은 다음과 같습니다.
    - RFSOI 기술은 절연층(insulator) 위에 얇은 실리콘 층을 올려 고주파 신호의 손실을 줄이는 기술입니다.
    - 핵심은 절연층 위의 실리콘 층을 매우 얇고 균일하며 결함 없이 만드는 것입니다.
    - 기존 방식으로는 이 얇은 실리콘 층을 만드는 과정에서 다음과 같은 문제들이 발생합니다.
        - 핀홀(Pin hole) 등 표면 결함 발생 : 핀홀(Pin hole) 등 표면 결함 발생: 실리콘 층을 얇게 만드는 과정에서 미세한 구멍이나 결함이 생깁니다.
        - 표면 거칠기 증가: 식각 공정 등으로 인해 표면이 거칠어지면 그 위에 성장하는 반도체 층의 품질이 저하됩니다.
        - 공정 간 오염: 여러 장비를 옮겨 다니며 공정을 진행할 경우, 웨이퍼 표면이 외부 환경에 노출되어 산화되거나 오염됩니다.
- 위 문제들을 해결하기 위해 'In-situ 연속 공정' 을 제안합니다.
    - 어닐링(Anneal), 식각(Etch), 초격자 증착(Superlattice Deposition)의 핵심 단계를 웨이퍼를 외부로 꺼내지 않고 하나의 에피택셜 증착 장비 내에서 연속적으로 처리합니다.
    - 공정 순서는 다음과 같습니다. SOI 기판 어닐링-> In-situ 식각->초격자 층 형성->최종 반도체 층 형성->반도체 회로 형성
- 이전 특허와의 비교하자면 전처리 공정 기술에 가깝다고 볼 수 있습니다.
    - (선택적 식각): 초격자를 만든 후에, 초격자 자체를 식각하여 비반도체 원자를 '축적'시키는 후처리 기술
    - (본 특허): 초격자를 만들기 전에, 바탕이 되는 SOI 기판을 최상의 상태로 '준비'하는 전처리 공정 기술

seeking alpha에서 개인 필자가 쓴 글 얘기하는거 같은데, 몇달전에도 비슷한 논지도 썼던 사람입니다. 고객사 상황이나 동사 개발 상황에 대해서 깊게 들여다보지 않고, 현금흐름이 안좋고 오랫동안 양산에 안들어갔었다라는 논지로 안좋다라고 주장하는 사람들은 현상만 보고 겉핥기로 얘기하는 겁니다. 크게 의미를 둘 내용은 아닙니다.

네 말씀하신 내용이 정확합니다. 트럼프가 미국 파운드리/화합물 반도체 살리기에 나섰죠. Atomera는 사실상 모든 미국 반도체 파운드리/IDM 업체와 협업하고 있으니 수혜를 볼 것으로 보입니다. 그렇지만 고객사 명이 공개되지 않았고, 어떤 어플리케이션향으로 어떤 부분에서 협업하는지 공개되지 않았기에 주목을 받지 못한다고 생각합니다.

나스닥의 수급이 M7으로 쏠리고, 그 외 종목들은 ytd 수익률이 flat한 수준이며, Russell 2000 스몰캡 종목에는 역대급으로 Short이 많은 시장 환경이었습니다. 계약이 공개될 때까지는 수급 앞에서 장사가 없는 흐름입니다.

제 생각은 이렇습니다.

1. 개별 기업이 인수하는 것 보다 로열티를 내고 생산하는 것이 하나의 사업부 혹은 단일 아이템부터 시작할 때는 저렴합니다. 나중에 모든 사업부로 확장되게 되면 그 때는 인수하기에는 너무 커져있을 겁니다.
2. 일반적으로 연구소단의 사람들은 인수같은 생각을 잘 하지 않습니다. 회사차원의 경제성이나 자본 시장에 관심이 없는 경우가 많습니다. 심지어 제가 본 사람들은 좋은 기술을 연구하더라도 주식으로 연관지어서 생각하는 사람들도 거의 없습니다. 그런 사람들이 먼저 나서서 인수하자고 얘기할 가능성은 0에 가깝습니다.
3. 그리고 인수 제의를 한다고하더라도 아토메라의 이사진이 SI수준의 지분 투자 아니면 부결할 가능성이 높습니다. 저도 IR 담당자와 인수 관련 내용을 문의한 적이 있었는데요, 동사의 고객사가 글로벌 탑 수준의 고객사들이기 때문에 이러한 사업기회를 포기할 정도의 매력적인 대가가 아니면 인수 제의는 받지 않을 것 같다는 답변이었습니다.

개인적인 경험으로 나스닥에 상장되었었던 디스플레이 OledOs에서 최고 수준의 기술력을 가진 eMagin 기업 같은 경우 애플이 삼성디스플레이에게 인수를 하길 요구했던 것으로 알고 있습니다. eMagin 이사회를 통과할 수 있었던 건 OLED디스플레이 서플라이체인에서 워낙 애플, 삼성디스플레이가 독보적인 고객사이기 때문입니다. 동사의 반도체 고객사는 어플리케이션도 다양하고 엔드 유저도 다양하기 때문에 eMagin의 케이스와는 다르게 보고 있습니다.

최근에 엔비디아가 HBM4에서의 I/O speed 요구치를 9.0Gbps에서 10.0Gbps로 상향시켰습니다. 전체 AI시스템에서의 병목 현상이 HBM의 bandwidth이기 때문이기에 다소 도전적이지만 I/O speed의 요구사항을 높인 것입니다. 참고로, HBM3E에서는 I/O speed가 초기 8.5Gbps로 시작해서 현재 9.2Gbps수준입니다.

HBM4는 삼성전자는 코어다이를 1C로 제조하고 베이스다이를 삼성파운드리 4나노로 제조하기 때문에 어느정도 내부에서 자신감이 있는 듯한 모습입니다. 기존 1A로 제조하던 HBM3E에서 구겨진 자존심을 HBM4에서 만회하고자하며 원가를 희생하면서 성능 중심 전략으로 간 것으로 보입니다. 이 과정에서 칩 사이즈에 여유를 두는 방식으로 리비전을 한 것으로 알고 있습니다. 반면, SK하이닉스는 코어다이를 1B나노, 베이스다이를 TSMC 12nm로 제조하고, 마이크론은 코어-베이스 다이 모두 자사 디램 1B나노를 통해서 제조합니다. 그만큼 이번 I/O speed 요구치 상향에 대응할 수 있는 여유가 적습니다. 제가 볼 때는 현재 기술로는 물리적, 전력적 마진이 작아9.6-9.8Gbps정도가 최선이지 않을까싶습니다.

중요한 점은 I/O speed를 상향시키려면 전류량이 증가해야한다는 점입니다. 이로인해 전력 관리 이슈가 중요한 문제로 급부상 하게 될 가능성이 높습니다. Atomera의 MST는 HBM4의 높아진 허들을 해결할 수 있는 중요한 기술입니다. DRAM sense amplifier에서의 전력 관리 이슈를 크게 개선할 수 있습니다. SK하이닉스와 마이크론은 현재 기술로 극복이 불가능하

다고 판단되면 atomera의 기술을 도입할 가능성이 있다고 보입니다. 삼성전자는 1C nm 다이의 Peri 부분을 키워서 이 문제를 해결한 것으로 보이지만, 이는 원가를 희생하는 것이기에 완전한 기술 진보는 아닙니다. 원가와 성능의 trade-off가 향후 계속 문제가 될 것이며, 더 높은 가성비 솔루션을 Atomera가 제시할 수 있을 것으로 생각합니다.

기술적인 배경이 궁금한 분은 다음의 atomera whitepaper를 보시면 됩니다.

https://share.evernote.com/note/763443a2-f67e-748b-46e0-85677e394c8b

Atomera는 이미 복수의 DRAM 사업자와 협업 관계임을 컨퍼런스 콜에서 밝혔었고, 저는 DRAM maker들이 자체 기술로서 한계에 왔을 때 외부 기술을 도입할 것으로 전망하고 있습니다. 이번 HBM4에서의 허들 상향이 그 임계점이 될 수도 있을 것으로 생각합니다. 저는 이러한 내용을 Atomera ceo에게 전달하였고, 앞으로 일이 빠르게 진행될 수 있을 수 있을지 기대되는 상황입니다.

2D TMD 소재 반도체에 대한 의견을 드립니다. 기술적인 내용이라 내용이 어렵습니다.

1. 에스오디 영상에서 나온 기술은 (1) 200 mm 웨이퍼에서의 2D TMD 소재 중 폴리크리스탈린 MoS_2(이황화몰리브덴) 트랜지스터 통합(Nature Electronics, 2024)과 (2) '화이트 그래핀' 기반의 유전체 물질인 초저유전율 비정질 질화붕소(a-BN)(Nature, 2020). (3) TMD 단결정 '하이포택시(hypotaxy)' 합성법(Nature, 2025)입니다.
2. 우선 영상에서 나온 기술들은 삼성전자만의 기술이 아닙니다. TSMC, Intel, IMEC, 중국에서도 연구를 하고 있고, 실리콘(Si)를 대체하려는 장기 로드맵 중 하나입니다. 이러한 장기 로드맵 기술들은 연구개발부터 도입까지 20년이상 걸리게 됩니다. 따라서 도입되더라도 2030년대 후반 혹은 2040년대를 예상합니다.
3. 실리콘을 대체하는 소재에 대한 연구는 많았지만, 대부분 실패했습니다.
   a. GaAs (갈륨비소)는 전자 이동도가 Si보다 훨씬 높아서 1980~90년대 로직 후보로 주목받았으나 웨이퍼 크기·결함율·비용 문제로 주류 CMOS 대체에 실패했습니다.
   b. InGaAs는 Si보다 고이동도, 밴드구조가 유리해서 2010년대 CMOS 대체 후보로 연구했으나, 접촉·누설·공정 호환성 문제로 실패하고 현재는 on-Si 형태로 이미지센서/광소자에만 남아 있습니다.
   c. Graphene은 초고이동도지만 밴드갭이 없어서 대체가 불가합니다.
4. 실리콘이 반도체 소재의 왕으로 오래 살아남은 이유는 비용과 원재료 접근성 때문입니다. 실리콘 원료는 모래로 지구 지각의 25-30%로 두번째로 풍부한 원소입니다. 다른 재료들은 원소 자체가 희귀하고, 단결정 웨이퍼 성장이 어렵습니다. 2D TMD도 몰리브덴, 텅스텐 같은 전이금속 기반이라 비싸고, 대면적 균일 합성 공정이 비용이 높습니다. 따라서 가성비 측면에서 실리콘을 따라가기 쉽지 않습니다. 만약 쓰이더라도 전부 대체는 어렵고 매우 고가의 특수 반도체나 극히 일부의 공정에서 사용될 가능성이 있습니다. 마찬가지로 SiC/GaN과 같은 화합물 반도체도 전력/RF/광통신용으로 특수한 분야에서만 주로 사용될 것으로 전망합니다.
5. TMD는 Transition Metal Dichalcogenides (TMDs, 전이금속 이칼코겐 화합물)의 약자로 2D 층상 구조로 원자층 단위로 박리가 가능하고, 실리콘보다 얇은 채널 두께를 유지할 수가 있다는 측면에서 차세대 소재로 주목받고 있습니다. 얇아도 전기적 특성을 유지할 수 있고, 밴드갭이 존재하며, 이동도가 높아서 채널 축소에 유리합니다. 실리콘이 옹스트롬 시대로 건너가는 상황에서 단채널 효과, 누설전류, 변동성으 한계를 맞는 상황에서 채널 축소에 유리한 소재로 연구되고 있습니다.
6. 2D라 불리는 이유는 원자단위로 두께가 얇은 2차원 결정 구조를 지니는 특성 때문입니다. 그래핀, MoS_2 같은 TMD 계열, h-BN 등이 대표적입니다. 이들은 원자층이 판처럼 쌓인 층상 구조를 이루고 있어서, 층과 층 사이 결합이 매우 약한 반데르발스 힘으로 연결돼 있습니다. 따라서 한 층(원자 1~2개 두께)만 떼어내도 독립된 안정된 결정 구조를 유지합니다. 이런 이유로 3차원 실리콘 결정과 달리, 가로·세로 2차원만의 특성을 강조해서 "2D 물질"이라 부릅니다. 두께가 얇기 때문에, 전자 이동이 사실상 가로·세로 평면 안에서만 일어나는 2차원 전도 특성을 보입니다. 전류 경로 제어, 밴드갭 조절, 전하 누설 억제 측면에서 실리콘보다 우위가 있습니다.
7.

그러나 앞서 말씀드렸다시피 반도체는 실리콘 기반의 역사이고, 모든 장비와 소재가 이에 맞춰서 개발되어 왔습니다. 그래서 다양한 대체 소재의 개발 노력에도 불구하고 특수한 영역에 적용되는 것 이상으로 보편적으로 적용되진 못했습니다. 현재는 실리콘 기반으로 GAA 트랜지스터 구조로 나아가는 상황이고, 2030년대에는 CFET 구조로 나아갈 것입니다. Atomera의 기술은 실리콘 반도체의 복잡성이 높아지는 상황에서 채널 변동성, 누설전류 억제, 이동도 향상에 직접적인 효과를 주는 첨가제 역할을 할 수 있습니다. 기존 실리콘 공정에서 쓰이는 epitaxy 증착 장비을 바탕으로 손쉽게 업그레이드를 할 수 있습니다. 따라서 GAA와 CFET에서 마주하는 한계를 더욱 효과적으로 풀어내서 실리콘 반도체의 역사를 연장할 수 있는 기술입니다. 반면, TMD는 hypotaxy 기법을 제안합니다. 이는 seed layer를 중간 완충재로 삼아서 평탄화 효과를 얻는 방식이고, 아래에서 위로 정렬 성장하는 방식입니다. hypotaxy는 아직 논문 단계로 수율, 신뢰성, 반복성, 장비 표준화 모두 미완성 수준입니다. lab 데모에서 파일럿 전환 초기 수준으로 보면 됩니다.

8. 2024년 Nature Electronics에 발표된 삼성·서울대 공동 연구인 폴리크리스탈린 MoS_2 (이황화몰리브덴)의 결과를 보면 성능 수치가 이동도 약 21 $cm^2/V·s$, 접촉 저항 3.8 kΩ·μm, 온 전류 밀도: 120 μA/μm로 나옵니다. 2D 물질은 금속-반도체 접촉에서 쇼트키 장벽이 잘 생겨서 성능 저하가 일어나기에, 접촉저항이 수백 Ω·μm → 수 kΩ·μm 수준에서, 상용 CMOS 수준인 수십 Ω·μm 이내로 낮아질 필요가 있습니다. 이동도도 수백 $cm^2/V·s$로 올라올 필요가 있습니다. 2D 반도체는 채널 소재 자체를 바꿔야 해서 공정·PDK·신뢰성·장비까지 대변혁이 필요합니다. 따라서 기존 공정과 호환성이 확보되어야하고, 대면적 균일성, 수율, 신뢰성 (Reliability)도 확보되어야 합니다. 현재 로직 수준의 수십억 개 트랜지스터를 집적해야 하는 수준은 아직 증명되지 않았습니다.
9. 비정질 질화붕소(a-BN)는 초저유전율로 BEOL(배선/절연) 쪽 병목(기생C, 확산)을 줄이는 재료로 사용될 가능성이 있습니다. 이는 MST와 용도 층이 다르기에 보완 관계로 쓰일 수 있습니다.
10. TMD소재가 실리콘을 완전히 대체한다면 실리콘 물성 개선에 강점인 MST의 역할 범위는 상대적으로 줄어들 수 있습니다. 그러나 저는 가성비 측면에서 불가능할 것이라고 생각합니다.
11. 그리고 메모리(DRAM/NAND)에는 채널 소재를 실리콘에서 2D TMD로 변경하는 것은 가성비 측면이나 현재 기술 발전 방향 측면에서 맞지 않습니다. 2D TMD가 쓰이더라도 로직의 일부 공정에서 사용될 수 있어보입니다. 2D TMD는 본질적으로 “반데르발스 결합” 층상 구조로 기판 격자와 거의 독립적이어서 격자 정합 문제(lattice mismatch)가 적습니다. 그렇지만 바로 실리콘을 대체하기보다는 TMD-on-Si로 갈 가능성이 높습니다. 이렇게 되면 화합물반도체-on-Si 구조와 같이 MST가 보완재 역할을 할 수 있습니다.
12. 2D TMD는 실리콘 CFET 이후 기술 로드맵에서 유일한 대체 기술은 아닙니다. 2D TMD 채널, CNTFET, 단전자소자, 스핀트로닉스 등이 후보입니다.
13. Atomera의 MST 기술은 기존 실리콘 기반 기술의 한계를 연장시켜주는 기술입니다. 반도체의 역사는 실리콘의 역사이고, Strained-Si → HKMG → FinFET → GAA → CFET 순으로 Si는 매번 기존 인프라를 최대한 활용하면서 혁신을 이어오고 있습니다. MST는 이러한 실리콘 구조의 혁신에서 나오는 필연적인 문제점들을 해결할 수 있는 보완재 역할을 합니다. 그리고 Si이 아닌 새로운 소재와 Si을 합성할 때 발생하는 mismatch를 줄여주는 역할을 합니다. 이러한 이점을 기존에 존재하는 epitaxy 공정에서 통합하여 증착할 수 있다는 장점도 있습니다. 저는 새로운 신소재나 대체 기술에 대한 가능성을 높게 보지 않습니다. 그보다는 기존 패권을 유지하고 연장시켜주는 기술이 도입될 가능성에 높은 점수를 주고 있고, 현재로서는 MST가 가장 유력한 후보라고 생각하고 있습니다.

US 20250273460A1

(19) United States

(12) Patent Application Publication

HYTHA et al.

(10) Pub. No.: US 2025/0273460 A1

(43) Pub. Date: Aug. 28, 2025

(54) **METHOD FOR MAKING SEMICONDUCTOR DEVICE INCLUDING A SUPERLATTICE AND ENRICHED SILICON 28 EPITAXIAL LAYER**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **MAREK HYTHA**, Brookline, MA (US); **Keith Doran Weeks**, Chandler, AZ (US); **Nyles Wynn Cody**, Tempe, AZ (US); **Hideki Takeuchi**, San Jose, CA (US)

(21) Appl. No.: **19/196,336**

(22) Filed: **May 1, 2025**

Related U.S. Application Data

(63) Continuation of application No. 18/748,489, filed on Jun. 20, 2024, now Pat. No. 12,322,594, which is a continuation of application No. 18/237,196, filed on Aug. 23, 2023, now Pat. No. 12,046,470, which is a continuation of application No. 17/236,289, filed on Apr. 21, 2021, now Pat. No. 11,810,784.

Publication Classification

(51) **Int. Cl.**

H01L 21/02	(2006.01)
H10D 84/01	(2025.01)
H10D 84/03	(2025.01)

(52) **U.S. Cl.**

CPC .. ***H01L 21/02507*** (2013.01); ***H01L 21/02532*** (2013.01); ***H01L 21/02598*** (2013.01); ***H10D 84/0126*** (2025.01); ***H10D 84/038*** (2025.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include forming a first single crystal silicon layer having a first percentage of silicon 28, and forming a superlattice above the first single crystal silicon layer. The superlattice may include a plurality of stacked groups of layers, with each group of layers comprising a plurality of stacked base silicon monolayers defining a base silicon portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base silicon portions. The method may further include forming a second single crystal silicon layer above the superlattice having a second percentage of silicon 28 higher than the first percentage of silicon 28.



새로운 특허가 공개되었습니다.

특허 제목은 METHOD FOR MAKING SEMICONDUCTOR DEVICE INCLUDING A SUPERLATTICE AND ENRICHED SILICON 28 EPITAXIAL LAYER 입니다. 초격자(Superlattice) 및 농축된 실리콘-28 에피택셜 층을 포함하는 반도체 소자 제조 방법에 관한 것입니다.

발명의 핵심은 실리콘 동위원소인 실리콘-28의 농도를 다르게 조절한 두 개의 실리콘 층 사이에 특수한 초격자 구조를 삽입하는 것입니다.

양자 컴퓨터에 사용되는 반도체 소자의 성능을 향상시키고 제조 비용을 절감하는 것을 목표로 하고 있습니다.

기존 양자 컴퓨팅에서의 문제점은 실리콘 핵스핀이 양자 비트(qubit, 큐비트)의 양자 상태를 불안정하게 만들어 양자 컴퓨터의 성능을 저하 시키는 주요 원인으로 작용하는 것인데, 비싼 고순도 Si 웨이퍼 전체를 사용하는 대신, 저렴한 저농도 Si 층을 기반으로 하고 그 위에 얇은 고농도 Si 층을 형성하는 새로운 구조를 제안하고 있습니다.

이 특허는 양자 컴퓨터 상용화의 가장 큰 걸림돌 중 하나인 소재 비용 문제에 대한 현실적인 해결책을 제시합니다.

전체를 고가의 고순도 Si-28로 만드는 대신, 저렴한 기판과 얇은 고순도 활성층을 결합하고 그 사이를 기능성 초격자로 연결하는 독창적인 아이디어입니다.

초격자를 통해 동위원소의 확산을 막고 소자 성능까지 향상시키는 일석이조의 효과를 얻을 수 있습니다.

이 기술이 성공적으로 구현된다면, 고성능 양자 컴퓨터의 대중화 및 반도체 소자의 성능 한계 돌파에 기여할 수 있을 것으로 평가됩니다.

올해 6월에 공개된 US 12,322,594 B2 특허는 고속도로(28Si 깨끗한 채널)를 만들기 위해, 밑에는 보통 흙(자연 Si), 중간엔 방음벽(초격자)을 넣는 다고 비유하자면(즉, 채널 자체를 28Si로 업그레이드한 샌드위치 구조)

이번 특허는 위 특허를 토대로 US 2025/0273460 A1 방음벽(초격자) 안에도 구간별로 다른 소재를 배치해, 어떤 구간은 더 강하게 소음을 막고, 어떤 구간은 더 열을 잘 통하게 만든다는 개념입니다. (즉, 초격자 자체를 동위원소로 엔지니어링)

Scott Bibaud • 팔로우 중
President and CEO at Atomera
2일 •

5G가 확장되고 **#6G** 가 다가옴에 따라 우리는 모바일 장치를 위한 미래의 획기적인 애플리케이션을 가능하게 하는 AI 통합에 대해 많이 듣습니다. 이러한 발전으로 인해 더 많은 주파수 대역에서 더 많은 대역폭에 대한 필요성이 커지고 궁극적으로 전력 수요가 증가하고 배터리 수명에 영향을 미칩니다. 따라서 보다 효율적인 저잡음 증폭기(LNA)와 고급 **#RF** 스위칭 기술이 그 어느 때보다 중요합니다.

무선 산업에서 LNA와 고급 RF 스위칭 기술은 신호 강도, 선명도 및 배터리 수명이 수요에 보조를 맞출 수 있도록 보장하여 무선 세계를 계속 운영하는 "숨겨진 영웅"이라고 부릅니다. RFSOI는 오랫동안 프론트엔드 모듈에 사용되는 재료였지만 성능 향상은 한계에 가까워지고 있습니다. 동시에 업계에서는 미래의 네트워크 수요에 대비하기 위해 **#GaN** 와 같은 차세대 소재를 모색하고 있지만 이는 아직 초기 단계입니다.

MST가 개입하는 곳입니다. MST는 기존 RFSOI 프로세스에 통합함으로써 완전한 재설계 없이 더 낮은 전력과 더 높은 성능의 LNA 및 스위치를 제공함으로써 RFSOI의 수명을 여러 세대까지 연장할 수 있습니다.

6G로 가는 길은 LNA 및 GaN과 같은 숨겨진 영웅의 꾸준한 노력과 MST와 같은 혁신을 기반으로 구축될 것입니다

Scott Bibaud가 Linkedin에 다음과 같은 글을 올렸습니다. AI를 모바일에 구현하는데 있어서 가장 큰 문제는 배터리 소모 문제입니다. MST를 활용하여 RFSOI에서 만드는 RF 스위치, LNA의 성능을 개선하면 배터리 효율성이 증가할 수 있습니다. 이는 SOITEC과 Atomera가 같이 협업하는 이유입니다.

최근의 주가 상황과 관련하여 많은 분들이 우려하고 있을거라 생각됩니다. 저도 마찬가지로 우려하고 있습니다. 훌륭한 기술력을 가진 회사라고 할지라도 시장에서 외면 받으면 자금 조달이 어려워짐에 따라 희석률이 높아지기 때문입니다. 결국에는 연구개발이 양산 계약으로 이어지겠지만 그 과정에서 상처를 입으면 안되기에 경영진이 주가에 신경쓰길 권고하는 메일을 보냈습니다. 물론 주가를 인위적으로 부양하고자 없는걸 만들어내라는 취지는 아니고, 합법적이고 정상적인 범위내에서 회사가 더 알려질 수 있는 방법들을 조언했습니다. 연구개발 중심의 회사들이 Investor Relation에 약하거나 신경을 안쓰는 경향이 있기에 제가 조금 더 active하게 움직이고 있습니다. 그리고 최근에는 경영진의 stock grant 세금 관련 일부 매도가 몇천주씩 있었습니다. 3개월마다 자동적으로 나오는 세금 관련 매도라 몇번 설명드렸기 때문에 따로 말씀드리진 않았습니다.

다음은 제 메일 내용입니다. 다음 컨퍼런스 콜에서 무언가 바뀌는게 있을지 지켜보겠습니다.

아토메라 경영진께

저는 아토메라의 기술을 강력하게 믿는 주주입니다. 반도체 업계 전문가 여러 명과 인터뷰를 해본 결과, 저는 아토메라의 기술이 진정으로 예외적인 기술이라는 확신을 갖게 되었습니다. 이 기술이 양산에 채택된다면 반도체 업계에 혁명적인 사건이 될 것입니다.

하지만 주식 시장은 이와 같은 시각을 공유하지 않는 것처럼 보입니다. 시장은 반도체 산업의 양산에 필요한 긴 연구개발(R&D) 기간을 과소평가하며, 종종 아토메라를 '늑대소년'처럼 취급합니다.

저는 아토메라의 반도체 업계 내에서 인정받는 가치와 주식 시장의 오해 사이에 큰 기회가 있다고 믿습니다. 그럼에도 불구하고, 저는 최근의 주가 상황이 회사의 지속 가능성을 위협하고 있다고 생각합니다. 아토메라는 현재 매출이 없으므로, R&D 및 일반 관리비(SG&A)에 필요한 연간 약 2,000만 달러를 충당하기 위해 **'At-The-Market (ATM) 오퍼링'** 프로그램에 의존하고 있습니다.

그러나 낮은 주가는 이 2,000만 달러를 조달하는 데 상당한 매도 압력과 주식 희석을 야기합니다. 이것이 회사가 주가에 세심한 주의를 기울여야 하는 이유입니다.

저는 R&D와 고객 협력 외에도 회사가 주가 상승에 집중해야 한다고 믿습니다. 물론 강력한 R&D와 성공적인 고객 계약이 궁극적으로 중요하지만, 이러한 노력이 결실을 맺기 전에 시장이 회사에 등을 돌릴 수 있기 때문입니다.

깊은 기술적 이해와 인내심이 부족한 대다수 투자자들은 훌륭한 기술을 가진 회사를 오랫동안 기다릴 수 없습니다. 따라서 저는 다음과 같은 방안을 제안합니다.

1. 보다 상세한 투자자 관계(IR) 자료 제작

회사의 현재 IR 자료는 너무 간결하고 구체적인 세부 사항이 부족합니다. 나스닥 상장사들의 IR 자료를 보시면, 그들이 얼마나 정기적이고 철저하게 사업 현황을 웹사이트에 업데이트하는지 알 수 있습니다. 분기별 컨퍼런스 콜 외에도 상세한 IR 자료를 통해 회사의 진행 상황을 정기적으로 업데이트할 수 있습니다. 또한 전문 디자인 회사에 의뢰하여 IR 자료를 제작하면 더욱 전문적인 인상을 줄 수 있습니다.

2. 고객 진행 상황 및 목표(마일스톤)를 명확하게 제시

컨퍼런스 콜에서 고객 업데이트가 제공되지만, 'JDA1', 'JDA2', '라이선스 계약 고객', '변혁적 고객 1, 2, 3'과 같은 용어는 혼란스럽습니다. IR 자료에 각 고객에 대해 **'어떤 산업에 속해 있는지'**, **'어떤 목표를 달성했는지'**, **'현재 단계'**, 그리고 '향후 진행 예상 일정'을 쉽게 이해할 수 있는 섹션을 포함하면 도움이 될 것입니다. 이 정보는 기밀 유지 계약(NDA)을 위반하지 않는 선에서 최대한 상세하게 제공해야 합니다.

고객 NDA를 이유로 정보를 지나치게 제한하면 투자자들 사이에 불신을 초래할 수 있습니다. 대략적인 가이드라인만 제공하더라도 투자자들은 스스로 계산하고 평가할 수 있습니다. 최종 계약이 체결되기 전이라도 기대감만으로도 주가는 상승할 수 있습니다.

3. 내부자 주식 매입을 통해 강력한 신호 전달

직원들이 스톡옵션과 주식 보상을 통해 보상받고, 옵션 행사 후 세금 문제로 인해 매도가 발생하는 경우도 있다는 것을 이해합니다. 하지만 임원과 직원들이 주식이 저평가되었다고 믿는다면, 소량이라도 주식을 매입하는 것이 시장에 매우 긍정적인 신호를 보낼 수 있습니다. 작은 매입이라도 생각보다 훨씬 큰 영향을 줄 수 있습니다.

4. 증권사 컨퍼런스에 적극적으로 참여

IR 담당자나 C-레벨 임원이 소형주 컨퍼런스에 참석하여 회사를 소개하는 것은 기관 투자자들에게 매우 중요합니다. 아토메라가 잘 알려진 회사가 아니므로, 단순히 인지도를 높이는 것만으로도 큰 성과입니다.

또한, '크레이그-할럼' 외에 아토메라를 커버하는 증권사를 늘리는 것이 좋습니다. 다른 증권사와 애널리스트에게 컨퍼런스 참여 의사를 적극적으로 밝히는 것이 훌륭한 기회를 만들 수 있습니다.

5. 고객을 전략적 투자자로 영입 고려

다른 고객과의 잠재적 이해 상충을 고려해야 하지만, 낮은 지분(경영 참여가 없는)으로 고객사로부터 투자를 유치하는 것은 시장의 신뢰를 크게 높일 수 있습니다. 만약 고객과의 로열티 협상이 어렵다면, 전략적 투자를 포함하는 복합적인 계약을 제안하는 것이 창의적인 해결책이 될 수 있습니다.

6. 고객의 제조 라이선스 계약 장애물 완화

첫 고객이 제조 라이선스 계약을 최종 확정하기가 어려운 것처럼 보입니다. 저는 첫 번째 계약을 신속하게 체결하기 위해 첫 적용에 강력한 인센티브를 제공하는 것이 더 유익하다고 생각합니다. 이 시점에서 정확한 로열티 금액이나 형태는 가장 중요한 것이 아닙니다. 칩당 로열티 계약이라면, 고객이 성능을 확인하기 위한 초기 진입 장벽을 낮추는 것이 중요합니다. 핵심은 첫 단추를 채우는 것이며, 이는 더 넓은 관계와 향후 응용 분야에서 더 많은 로열티를 벌 수 있는 기회를 가져올 것입니다.

제 제안을 고려해 주셔서 감사합니다. 저는 회사의 미래를 응원하며, 오랜 시간의 노고가 곧 보상받을 것이라 믿습니다. 작은 변화라도 주식 시장에는 민감하고 중대한 영향을 미칠 수 있습니다.

항상 감사합니다.

관련 없습니다. 현재도 엔비디아 GPU 인터포저는 CoWoS-L로 유기+LSI(Local Silicon Interposer)로 패키징 되고 있습니다. LSI부분의 소재가 실리콘에서 SiC로 바뀐다고 한들, 칩에 영향을 주는 요인이 아닙니다.

기본적으로 2Q실적발표 톤이나 웨이퍼 테스트 기간 등을 고려했을 때 3분기는 별 얘기가 없을 가능성이 높으나, 최근 반도체 업계 상황이 HBM4 I/o speed 상향 요구나, Oracle의 enterprise향 추론 시장 성장이나, 서버 디램/eSSD 수요 급증 등으

로 많은 변화가 있었던 만큼 고객사에서의 필요성이 증가되어 새로운 소식의 가능성이 있을 수도 있다고 보고 있습니다. 주가는 서프라이즈 가능성을 전혀 염두해두고 있지 않기 때문에 새로운 소식이 나온다면 크게 반응 할 수 있습니다.

미국에는 ATM 제도가 있어서 연간 소요될 자금만큼 시장에 발행이 됩니다. ATM 제도를 활용할 가격은 회사에서 정할 수 있기 때문에 주가가 높으면 좀 더 많이 유동화하고, 낮을 때는 적게 유동화하는 편입니다. 따라서 유상증자가 따로 나오는 것은 아닙니다.

STM agrate 300mm Fab의 경우 21년에 완공되었고, 23년 상반기부터 램프업이 시작되어, 25년 8K, 27년 16k, 장기적으로56k까지 확장될 계획입니다. 이미 완공되어 운영하기 시작한 fab이라 qualification test만 거치면 바로 적용가능할 거라 오래 걸리진 않을 걸로 보고 있습니다. 구체적인 시기에 대해서는 향후 컨퍼런스 콜에서 가이던스를 줄 것입니다.

다른 외국인 주주와 소통도 하고 대단하시네요.

지난 컨콜에서 Incize 관련해서 언급한 내용입니다. “샌디아 국립 연구소 및 다른 파트너들과의 질화갈륨(GaN)에 대한 연구는 큰 진전을 보이며, 전력용 GaN에만 국한되었던 초점을 RF용 GaN으로까지 확장하여 존경받는 RF 테스트 하우스인 Incise와의 전략적 협력을 발표했습니다. Incize는 시장이 이해할 수 있는 용어로 이 기술을 특성화하는 데 도움을 줄 것이며, 이를 통해 설계자들이 공정 변경을 RF 전기 사양 개선으로 쉽게 변환할 수 있게 될 것입니다.”

GaN-on-Si를 전력반도체를 넘어서 RF반도체에 적용하는데 Incize와 파트너를 맺었다는 것은 고객사의 요청이 있었을거라고 보는 것도 가능성이 높아보입니다.

JDA2고객사는 글로벌파운드리로 추정하고 있습니다. 글로벌파운드리는 AMD에서 분사된 이후에 14nm 이상의 스페셜티 파운드리로 비즈니스 모델을 잡아왔습니다. 전력반도체, RF반도체 및 MCU 등을 생산하는 것이 메인입니다.

atomera 컨콜에서 JDA2에 대해서 많은 것을 얘기하진 않았었지만, 다양한 사업부를 가진 북미 파운드리이고, 중국 low-end 전력 반도체의 공세에 맞서 high voltage 전력반도체 개발 필요성을 가진 업체로 먼저 전력 반도체 부분에서 협력하며 다른 사업부로 확장하려고 한다고 언급했었었습니다.

이러한 특성에 모두 부합하는 회사는 글로벌파운드리 하나 밖에 없어보입니다. 글로벌파운드리는 퀄컴, Qorvo 같은 RF Fabless회사의 RF반도체를 만들어주기도하고, STM/TI같은 IDM의 전력반도체를 만들어주기도합니다. 특히, STM과는 프랑스 팹에서 전략적 제휴를 맺고 있습니다.

흥미로운 점은 글로벌파운드리가 24년 7월 Tagore technology의 GaN on Si 전력반도체 기술 IP를 인수했다는 점입니다. Tagore 기술은 GaN-on-Si 웨이퍼의 물리적 특성을 기반으로, 그 위에 어떤 구조의 트랜지스터를 설계하고 배치해야 최고의 전력 효율과 고주파 성능을 낼 수 있는가에 대한 노하우를 담고 있습니다.

Atomera의 기술은 초격자 층을 통해 GaN-on-Si 웨이퍼의 물리적 제조 단계에서 발생하는 핵심 문제(응력과 결함)를 직접적으로 해결함으로써 GaN 반도체 소자의 근본적인 품질과 수율을 향상시키는 기술로 GaN-on-Si 반도체 소자의 양산화 및 대면적화 가능성을 결정짓는 핵심적인 기술입니다. Tagore와 Atomera 기술은 상호 보완적으로 작용할 수 있습니다.

이와 같은 맥락에 비추어 볼 때 GaN on Si 전력/RF반도체를 상용화하기 위해 Atomera와 협업할 가능성을 높게 보고 있습니다.

https://ir.atomera.com/news/media-alert-atomera-highlights-mstr-as-a-toolbox-for-engineering-silicon-virtual-substrates-at-2025/8a60eceb-fa7c-4b9a-87a4-bea85ef374de

미디어 알림: 2025 CINT 연례 사용자 회의에서 MST®를 실리콘 가상 기판 엔지니어링 도구로 강조하는 Atomera

2025년 9월 11일

Atomera Incorporated(Nasdaq: ATOM):

참석자:

Marek Hytha, Atomera 수석 과학자 (MST 연구 발표)

Dan Holladay, 운영 이사

내용:

“MST: 실리콘 가상 기판 엔지니어링 도구 상자: GaN-on-Si에서 압전-Si 및 스핀트로닉스까지”라는 제목의 현장 포스터 발표

일시:

2025년 9월 15일 및 16일

장소:

Santa Fe Convention Center

201 W. Marcy St.

Santa Fe, NM 87501

Atomera의 수석 과학자인 Marek Hytha는 산소의 초박형 레이어를 실리콘 웨이퍼에 삽입하여 실리콘 기반 반도체 소자의 성능을 향상시키는 Mears Silicon Technology™(MST®)에 대한 연구를 발표할 예정입니다. 이 기술은 '비욘드-CMOS' 애플리케이션을 위한 새로운 지평을 여는 원자 단위의 기판 엔지니어링 플랫폼 역할을 합니다.

조정 가능한 레이어 수, 간격 및 구성으로 MST는 GaN-on-Si, 압전 및 스핀트로닉스 애플리케이션 전반에 걸쳐 확산 차단, 변동성, 이동성, 게이트 누설 및 신뢰성을 포함한 핵심 반도체 속성을 향상시키도록 정밀하게 설계될 수 있습니다. 포스터는 다음 내용을 다룰 예정입니다.

GaN-on-Si 에피택시용 MST 기판

CMOS 및 RF-SOI 장치에서의 성공적인 사용을 바탕으로, Si(111) 기판에 성장된 MST는 이제 GaN-on-Si 에피택시를 위한 가상 기판으로 탐색되고 있습니다. 이를 통해 RF 및 전력 애플리케이션에서 재료 품질과 장치 성능을 개선하고, 누설 전류를 줄이며, 더 높은 항복 전압을 제공할 수 있습니다.

MST 압전 기판

MST의 산소 원자는 극성 Si-O-Si 쌍극자를 형성합니다. 이 쌍극자들은 원래 성장된 상태에서는 무작위로 배열되지만, 인가된 전기장과 기계적 스트레스를 통해 정렬될 수 있습니다. 이러한 정렬은 순 편광을 유도하여, 비압전성 실리콘에서 측정 가능한 압전 효과를 효과적으로 생성합니다. 이는 압전 기능을 표준 실리콘 칩에 직접 통합할 수 있는 길을 열어줍니다.

스핀트로닉스를 위한 MST-Mn 희석 자성 반도체 가상 기판

MST는 실리콘 내에서 안정적인 상온 희석 자성 반도체(DMS)를 지원함으로써 스핀트로닉스 애플리케이션을 가능하게 합니다. 망간(Mn)과 같은 원소의 균일한 분포를 통해 MST는 효율적인 스핀 주입 및 캐리어 매개 강자성을 제공하여 MRAM 및 스핀-LED와 같은 차세대 장치를 에너지 효율적인 컴퓨팅에 활용할 수 있도록 할 것으로 기대됩니다.

2025 CINT 연례 사용자 회의(Annual User Meeting)는 '나노과학 및 나노기술' 분야의 최신 연구를 공유하고 논의하는 국제 학술 회의입니다. CINT는 미국 에너지부(DOE) 산하 로스 알라모스 국립 연구소와 샌디아 국립 연구소가 공동으로 운영하는 시설입니다.

MST 압전 기판은 기존 실리콘에 압전 기능을 부여하여, 센서, 액추에이터, 에너지 하베스팅 등 다양한 분야에 활용할 수 있는 차세대 기술입니다. 일반적인 실리콘은 압전 효과가 없습니다. 그러나 MST(Mears Silicon Technology) 기술은 실리콘 웨이퍼 내에 산소 원자를 삽입하여 극성 Si–O–Si 쌍극자를 형성합니다. 이 쌍극자들은 마치 작은 자석처럼 극성을 띠지만, 처음에는 무작위로 배열되어 있어 전체적으로는 압전 효과가 나타나지 않습니다.

여기에 전기장이나 기계적 스트레스를 가하면 쌍극자들이 한 방향으로 정렬됩니다. 이 정렬된 쌍극자들이 모여 순 편광(net polarization)을 만들고, 이로 인해 전체 실리콘 기판에 압전 효과가 발생합니다.

기존에는 압전 물질을 실리콘 칩에 별도로 통합해야 했지만, MST 기술을 사용하면 실리콘 자체에 압전 기능을 부여할 수 있습니다. 이는 제조 공정을 단순화하고, 비용을 절감하는 효과가 있습니다.

실리콘 반도체 공정에 압전 기능을 통합함으로써, MEMS(초소형 전자기계 시스템) 센서, 초음파 변환기, 에너지 하베스팅 소자 등 다양한 '압전 기능이 필요한' 장치들을 표준 실리콘 칩 위에서 직접 구현할 수 있게 됩니다.

MST 압전 기판은 MST 기술로 비압전성인 실리콘에 압전 효과를 부여하는 기술이며, 이는 실리콘 칩의 활용 범위를 크게 확장할 수 있는 혁신적인 방법입니다.

스핀트로닉스를 위한 MST-Mn 희석 자성 반도체 가상 기판은 기존 실리콘 칩에 자성 기능을 추가해 에너지 효율을 높인 차세대 기술입니다. 기존 전자공학이 전자의 '전하'만 이용했다면, 스핀트로닉스는 전자의 또 다른 고유한 특성인 '스핀'까지 활용합니다.

전하의 이동보다 스핀 방향의 변화가 훨씬 적은 에너지를 소모하기 때문에, 스핀트로닉스 기술은 MRAM(자성 메모리)이나 저전력 반도체에 활용됩니다.

희석 자성 반도체(Diluted Magnetic Semiconductor, DMS)는 비자성 반도체에 소량의 자성 원소(여기서는 망간, Mn)를 첨가하여 자성을 띠게 만든 물질입니다. 일반적으로 실리콘은 자성을 띠지 않지만, 이 기술을 사용하면 실리콘에 자성 기능을 부여할 수 있습니다.

MST가 중요한 이유는 다음 두 가지입니다.

균일한 망간 분포: MST의 산소 층이 망간 원자가 실리콘에 흩어져 자성을 띠게 만드는 데 도움을 줍니다.

상온에서의 안정성: 대부분의 희석 자성 반도체는 극저온에서만 작동하지만, MST-Mn 가상 기판은 상온에서도 안정적인 자성을 유지하도록 설계되어 실용성이 높습니다.

따라서 '스핀트로닉스를 위한 MST-Mn 희석 자성 반도체 가상 기판'은 MST 기술을 사용하여 망간을 첨가한 실리콘 기판을 만들어, 기존 실리콘 칩에서도 전자의 스핀을 이용한 저전력 자성 기능을 구현하는 기술이라고 이해할 수 있습니다.

Scott이 linked in에 HBM4와 관련된 내용을 포스팅했습니다. HBM4에서의 기술적인 난제를 해결하는데 MST가 개입되어 있음을 간접적으로 얘기하고 싶은 걸로 보입니다.

https://beyondspx.com/quote/ATOM/atomera-s-silicon-alchemy-unlocking-semiconductor-performance-in-the-ai-era-nasdaq-atom

BeyondSPX Research는 투자 및 금융 리서치에 특화된 독립적인 연구 기관입니다.

주로 기술, 특히 반도체, AI, 신소재 등 혁신적인 분야의 기업들을 분석하고 투자자들에게 통찰력 있는 리포트를 제공하는 데 초점을 맞추고 있습니다.

일반적인 대형 투자은행이나 증권사 리서치 센터와 달리, BeyondSPX Research와 같은 독립적인 기관들은 특정 분야에 깊이 파고들어, 시장의 주목을 덜 받는 초기 단계의 기술이나 기업을 발굴하고 분석하는 역할을 주로 합니다. 아토메라에 대한 리포트도 이러한 맥락에서 작성된 것으로 보입니다.

현 상황을 잘 정리한 글이라 번역본도 첨부합니다

아토메라의 실리콘 연금술: AI 시대 반도체 성능을 해제하다
주요 요약 / 핵심 내용
• 독점적인 MST 기술, 변곡점에 서다: 아토메라의 **MST(Mears Silicon Technology)**는 트랜지스터의 성능과 수율을 독특하고 정량적으로 향상시킵니다. 이 기술은 AI, 5G, 전력 반도체 등 고성장 시장에서 첨단 반도체의 핵심적인 기술로 자리매김하고 있습니다.
• 전략적 협력 관계의 성숙: 현재까지의 매출은 제한적이지만, 아토메라는 **ST마이크로일렉트로닉스(STM)**를 비롯한 주요 반도체 제조사, 그리고 두 곳의 "변혁적인(transformative)" 고객사와 깊이 협력하고 있습니다. 이들 중 여러 곳이 곧 상업 생산 단계로 전환되어 높은 마진의 로열티 매출을 창출할 것으로 기대됩니다.
• 다각화된 성장 동력: STM과의 파트너십을 넘어, 아토메라는 Gate-All-Around, DRAM, HBM(고대역폭 메모리) 등 첨단 공정은 물론, RF-SOI와 GaN(질화갈륨) 분야로 확장하고 있습니다. 각 분야는 상당한 시장 잠재력을 가지고 있으며, 일부는 더 빠른 수익 창출을 가능하게 합니다.
• 자본으로 유지되는 린(Lean) 모델: 회사는 IP 라이선싱에 집중하는 보수적인 운영 모델을 유지하고 있습니다. 최근 유상증자를 통해 확보한 충분한 유동성으로 최소 12개월 동안 운영 자금을 확보했으며, 상업화 이전 단계에 필요한 투자를 뒷받침하고 있습니다.
• 난관 극복: STM의 300mm 공정 전환 지연, 고객사의 자체 솔루션 선호 등 여러 난관에 직면하고 있지만, 아토메라는 입증된 기술과 전략적 파트너십을 통해 시장 채택을 가속화하고 미래 성장을 이끌 계획입니다.
새로운 실리콘 시대의 서막: 아토메라의 근본적인 전략
나스닥 상장사 아토메라(Atomera)는 반도체 제조 분야의 조용한 혁명을 이끌고 있는 초기 단계 기업으로, 독점적인 공정 기술을 개발하고 상업화하여 라이선스를 제공하는 데 전념하고 있습니다. 핵심 기술은 **MST(Mears Silicon Technology)**로, 이는 재구성된 실리콘의 특허받은 얇은 막입니다. 두께는 100~300 옹스트롬(Å)에 불과하며, 실리콘 원자 단위 세포 20~60개 정도의 얇기입니다. 이 근본적인 기술은 CMOS(상보형 금속 산화막 반도체) 유형의 트랜지스터를 더 작고, 빠르고, 신뢰성 있고, 훨씬 더 전력 효율적으로 만드는 것을 목표로 합니다.
아토메라의 전략은 우아하면서도 간결합니다. 바로 라이선스 계약을 통해 높은 마진의 수익을 창출하는 것입니다. MST 기술이 적용된 실리콘 웨이퍼나 소자당 라이선스 수수료와 로열티를 받습니다. 이 모델은 칩 제조와 관련된 막대한 자본 지출 없이 지적재산권을 활용할 수 있게 합니다.
2001년 'Nanovis LLC'로 시작해 2016년 아토메라로 사명을 변경한 이 회사는 IP 중심의 접근법에만 집중해 왔습니다. 그 결과, 2025년 2분기까지 400개 이상의 등록 및 출원 특허를 보유하며 혁신에 대한 의지를 강조하고, 강력한 경쟁 해자를 구축하려 하고 있습니다.

인공지능(AI) 인프라에 대한 끊임없는 수요, 5G 및 6G 무선 기술의 발전, 그리고 차량 전기화 및 데이터 센터의 증가하는 요구에 힘입어 반도체 산업은 심오한 변화를 겪고 있습니다. 이러한 추세는 무어의 법칙의 한계를 뛰어넘고 있으며, 특히 **에피택시(Epitaxy, Epi)**와 같은 첨단 소재 공학에 점점 더 의존하여 성능 향상을 이루고 있습니다. 아토메라의 MST가 에피 기반 기술이기에 이러한 변화는 아토메라의 강점과 직접적으로 연결됩니다. 첨단 제조 공정에서 에피 공정이 보편화되면서 MST 통합의 장벽이 크게 낮아져, MST는 복잡한 독립적인 새로운 공정이 아니라 점진적으로 비용이 추가되는 기술이 되었습니다.
기술적 우위: MST의 정량적 영향
아토메라의 경쟁 우위는 재래식 방법으로는 달성하기 어렵거나 불가능한, 정량화할 수 있는 성능 개선을 제공하는 MST의 능력에 있습니다. 이러한 기술적 차별성은 끊임없이 혁신을 추구하는 산업에서 매우 중요합니다.
• 첨단 공정: 2나노미터 이하의 초기 GAA(Gate-All-Around) 트랜지스터에 대해 MST는 매력적인 솔루션을 제공합니다. MST는 채널-게이트 인터페이스의 결함을 개선하여 구동 전류와 신뢰성을 높일 수 있습니다. 특히, MST의 소스 변형 확산 차단 기능은 이러한 새로운 공정에서 매우 중요합니다. 이는 고농도로 도핑된 소스/드레인 영역의 인(phosphorus)이 채널로 확산되는 것을 방지합니다. 그 결과, 성능이 향상되고, 더욱 중요한 것은 수율이 개선되어 AI 시장을 위한 GPU 제조 수와 비용에 직접적인 영향을 미칩니다. 경영진은 MST가 이 중요한 분야에서 **"1.5세대에서 2세대 정도의 성능 개선"**을 제공할 수 있다고 믿습니다.
• 전력 반도체 시장: MST SPX 기술은 5~48볼트의 전압 범위를 대상으로 합니다. 특히 최적화된 48볼트용 SPX는 **"획기적인 성능 개선"**을 제공하며, 48볼트 전원 공급 장치로 빠르게 전환하는 AI 데이터 센터에 필수적입니다. 이 전환은 "전력 손실을 최대 16배까지 줄일 수 있어", 데이터 센터 효율성을 위한 현재의 "칩 전쟁"에서 중요한 우위를 점하게 합니다. 아토메라는 MSTcad 소프트웨어와 내부 AI 도구를 사용하여 다양한 아키텍처를 시뮬레이션함으로써, MST 없이 달성할 수 없는 **"획기적인 수준의 성능"**을 제공할 수 있다고 제안합니다.
• RF-SOI 소자: 5G 휴대폰에 필수적인 RF-SOI 소자에 대해 아토메라는 RF 전력 스위치를 넘어 **LNA(저잡음 증폭기)**

로 제품을 확장했습니다. MST는 "회로 바이어스 전류를 낮춰 전력 소비를 줄임으로써 LNA의 성능을 크게 향상시킬 수 있습니다." 이는 새로운 5G 및 6G 주파수 대역과 캐리어 어그리게이션(4개에서 6개로 증가 예상)이 더 많은 LNA를 요구하며 전력 소비를 증가시키는 시점에 매우 시의적절합니다. 하나의 MST 증착만으로 LNA와 전력 스위치 모두에 이점을 제공함으로써 "2개의 필요한 솔루션을 1개의 비용으로" 제공하여 제조업체들에게 매우 매력적입니다.

• 질화갈륨(GaN): 아토메라는 와이드 밴드갭 반도체 소재인 GaN 분야에서도 큰 진전을 보이고 있습니다. 초기 연구에서 MST가 GaN-on-silicon 제조 과정 중 응력을 줄여 결정 품질을 개선할 수 있음을 보여주었습니다. 샌디아 국립 연구소와 협력하여 진행된 후속 전기 테스트는 **"이전의 재료 품질 개선 관찰과 일치하는 향상된 전기 성능"**을 보여주었습니다. 이는 대량 생산 및 저비용 GaN 소자를 가능하게 하는 중요한 단계이며, 인사이즈(Incize)와의 전략적 협력을 통해 RF GaN 애플리케이션에 대한 기술 특성을 더욱 세밀하게 파악하고 있습니다.

경쟁 역학 및 전략적 포지셔닝

아토메라는 어플라이드 머티리얼즈(AMAT), 램 리서치(LRCX), ASML 홀딩(ASML), 인텔(INTC)과 같은 기존 거대 기업들이 지배하는 매우 경쟁적인 환경에서 운영됩니다. 이들 기업은 장비, 재료 및 통합 솔루션의 광범위한 포트폴리오를 제공합니다. 전문 IP 라이선서인 아토메라는 종합적인 제조 도구보다는 목표 지향적이며 높은 영향력을 가진 재료 개선 기술을 제공함으로써 차별화하고 있습니다.

대규모 경쟁사들은 막대한 규모, 다각화된 수익원, 확고한 고객 관계를 통해 이점을 얻지만, 아토메라의 린(lean)하고 IP 중심의 모델은 민첩성과 성공적인 라이선스에 대한 잠재적으로 더 높은 총이익률을 제공합니다. 예를 들어, 어플라이드 머티리얼즈와 램 리서치가 전체 생산 라인 솔루션을 제공하는 데 탁월하다면, 아토메라의 가치 제안은 기존 에피 장비에 점진적으로 추가될 수 있는 MST를 통해 특정 공정 단계를 향상시키는 능력에 있습니다. 이는 리소그래피를 지배하는 ASML과 대조적으로, 아토메라의 재료 과학이 직접적인 경쟁이 아닌 보완을 통해 차세대 칩 성능을 가능하게 합니다. 인텔과 같은 종합 반도체 기업(IDM)에 대해서도 아토메라의 IP는 특정 트랜지스터 성능 지표에서 우수한 효율성을 제공함으로써 내부 개발 노력을 능가하는 외부 혁신을 제공합니다.

아토메라의 경쟁 우위는 독점적인 MST 기술과 IP 라이선스 모델입니다. 48볼트 전력 소자에서 최대 16배의 전력 손실 감소와 같이 정량화할 수 있는 성능 향상 능력을 가진 이 기술은 강력한 경쟁 해자를 형성합니다. 라이선스 모델은 제조에 필요한 자본 집약도 없이 광범위한 채택을 가능하게 하며, IP 기반 시장에서 우수한 성장과 가격 결정력을 가져올 수 있습니다. 그러나 아토메라의 작은 규모는 더 높은 고객 확보 비용과 광범위한 응용 분야에서의 느린 개발 주기로 이어져, 더 크고 다각화된 기업에 비해 시장 점유율 확장에 제약을 줄 수 있습니다. 내부적으로 개발된 솔루션을 선호하는 고객의 편향을 극복하는 것은 지속적인 도전 과제이며, 이를 위해 아토메라는 지속적으로 설득력 있고 실리콘으로 검증된 결과를 보여줘야 합니다.

채택을 가속화하고 이러한 난관을 극복하기 위해 아토메라는 전략적 파트너십을 적극적으로 추진하고 있습니다. 2025년 4월, 선도적인 반도체 장비 회사와 체결한 주목할 만한 계약은 차세대 기술을 위한 MST 채택을 가속화하는 것을 목표로 합니다. 이 파트너는 기존 고객 관계를 활용하여 중요한 고객 통찰력, 상당한 개발 리소스, 직접적인 판매 지원을 제공하며 MST를 홍보합니다. 이 협력은 Gate-All-Around 아키텍처를 넘어 첨단 메모리 및 기타 분야로 확장될 것으로 기대됩니다. 아토메라의 "진입-확장(land-and-expand)" 전략도 탄력을 받고 있습니다. 기존 고객들이 완전히 새로운 제품 영역에서 MST를 탐색하며 기술에 대한 신뢰를 보여주고 있으며, 이는 더 광범위한 채택의 **"도미노 효과"**를 예고합니다. 최근 NSTC(National Semiconductor Technology Center) 회원 자격을 얻은 것은 아토메라가 미국의 칩 혁신 리더십과 더욱 긴밀하게 협력하고, 첨단 프로토타입 제작 서비스 및 칩스법(CHIPS Act) 자금 지원 기회에 접근할 가능성을 열어줍니다.

재무 성과 및 전망

아토메라의 재무 성과는 연구 개발에 대한 상당한 투자와 제한적인 수익이 특징인 초기 상업화 이전 단계를 반영합니다.

• 매출: 2025년 6월 30일로 끝나는 3개월 동안 회사는 0달러의 수익을 기록했으며, 2025년 상반기 수익은 주로 MSTcad 라이선스 및 컨설팅 서비스에서 발생한 4,000달러에 불과했습니다. 이는 2024년 2분기 72,000달러, 2024년 상반기 90,000달러에 비해 감소한 수치입니다. 2025년 2분기 62,000달러, 2025년 상반기 58,000달러의 매출 총손실을 기록하여, 현재 운영 비용이 최소한의 수익을 초과하고 있음을 나타냅니다.

• 비용: 아토메라가 개발 노력을 강화함에 따라 영업 비용은 증가했습니다. 2025년 상반기 총 영업 비용은 1,066만 달러로, 2024년 같은 기간의 965만 달러에서 증가했습니다. 이는 주로 연구 개발 비용이 15% 증가한 626만 달러, 일반 및 관리 비용이 14% 증가한 414만 달러 때문이며, 이는 외부 장치 제작 작업, 인건비, 지적재산권 관련 비용 증가를 반영합니다. 그러나 판매 및 마케팅 비용은 인력 감축으로 인해 52% 감소한 265,000달러를 기록했습니다. 그 결과, 2025년 2분기에 497만 달러, 2025년 상반기에 1,018만 달러의 순손실을 기록했습니다.

• 현금: 2025년 6월 30일 기준으로 현금 및 현금 등가물 약 2,200만 달러, 운전자본 2,000만 달러를 보유하고 있습니다. 2025년 상반기 동안 운영 활동에 829만 달러를 사용했습니다.

• 자금 조달: 운영을 지속하기 위해 아토메라는 ATM(at-the-market) 주식 배분 시설을 적극적으로 활용했습니다. 2025년

5월에 새로운 5천만 달러 규모의 ATM 시설을 구축하여 2025년 2분기에 약 792,000달러, 2025년 상반기에 총 320만 달러를 조달했습니다. 특히, 2분기 이후 200만 달러가 추가로 조달되어 현금 포지션을 강화했습니다. 경영진은 2025년 8월 5일 10-Q 제출일로부터 최소 12개월 동안 운영 자금을 조달하기에 현재 자본이 충분하다고 믿습니다. 이러한 지분 금융에 대한 의존은 비수익 비즈니스의 특성과 상당한 상업적 돌파구의 필요성을 강조합니다.

• 전망: 경영진의 전망은 전략적 투자 단계를 반영합니다. 2025년 3분기에 웨이퍼 출하로부터 "소량의 NRE 수익"만이 예상되지만, ST마이크로일렉트로닉스와의 계약에서 발생하는 다음 주요 수익 이정표(공정 자격에 대한 대가)는 이제 2026년으로 예상됩니다. 이러한 지연은 ST마이크로일렉트로닉스가 BCD 110 공정에 대해 300mm 웨이퍼로 직접 전환하기로 결정한 데서 비롯되었으며, 이는 단기적인 수익을 지연시키지만 ST의 더 높은 생산 능력과 잠재적으로 더 큰 장기 로열티 스트림에 대한 야심을 나타냅니다. 아토메라의 2025년 비GAAP 운영 비용 가이던스는 1,725만 달러에서 1,775만 달러로 유지되며, 범위의 하한선에 근접합니다. 회사는 "전례 없는 고객 활동 수준"을 지원하고 "수요를 따라잡기 위해" 필요한 엔지니어링 및 판매/마케팅 직원을 적극적으로 채용하고 있습니다.

결론

아토메라 주식회사는 반도체 산업에서 IP 중심 혁신가가 전형적으로 겪는 고위험-고수익 프로필을 구현하며 중요한 기로에 서 있습니다. 핵심 투자 논리는 AI 기반 로직 및 메모리부터 고효율 전력 및 차세대 RF에 이르기까지 반도체 시장의 가장 역동적인 부문에서 중요한 성능 및 수율 문제를 해결할 수 있는 차별화된 솔루션인 MST(Mears Silicon Technology)의 성공적인 상업화에 달려 있습니다. 현재 재무 성과는 제한된 수익과 지속적인 운영 손실을 특징으로 하는 필수적인 상업화 이전 투자 단계를 반영하지만, 회사의 전략적 협력 관계와 기술 발전은 미래 잠재력에 대한 설득력 있는 그림을 그립니다.

지연되었지만 전략적으로 중요한 ST마이크로일렉트로닉스와의 파트너십은, 첨단 공정의 "변혁적인" 고객들과의 가속화된 진전, 그리고 GaN 및 RF-SOI 분야에서의 유망한 진출과 결합되어, 아토메라가 높은 마진의 로열티 수익을 위한 견고한 파이프라인을 구축하고 있음을 시사합니다. ATM 제공을 통한 신중한 자본 관리로 뒷받침되는 회사의 린한 운영 모델은 이러한 협력을 상업적 성공으로 전환하는 데 필요한 활주로를 제공합니다. 반도체 산업이 무어의 법칙을 발전시키기 위해 재료 공학에 점점 더 의존함에 따라, 아토메라의 독특한 기술과 증가하는 특허 포트폴리오는 아토메라를 중요한 파트너로 자리매김하게 합니다. 아토메라의 궁극적인 성공은 기술 리더십과 깊은 고객 관계를 꾸준한 생산 로열티 흐름으로 전환하여, 아토메라가 구상하는 반도체 기술 라이선싱 강국으로 변모하는 능력에 달려 있을 것입니다.